牺牲层选区刻蚀方法、器件的制备方法、器件以及设备技术

本发明专利技术提供了一种牺牲层选区刻蚀方法，该方法包括：提供一衬底；在衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于衬底上的间隔堆叠的牺牲层和沟道层；在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；假栅堆叠件包括假栅和沿第二方向形成于假栅的两侧的内隔离层；对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。本发明专利技术提供的技术方案，避免了未掺杂区域的牺牲层的横向损失，保证了其完整性，实现了器件性能的进一步提高。进一步提高。进一步提高。

【技术实现步骤摘要】
牺牲层选区刻蚀方法、器件的制备方法、器件以及设备


[0001]本专利技术涉及半导体器件领域，尤其涉及一种牺牲层选区刻蚀方法、器件的制备方法、器件以及设备。

技术介绍

[0002]先进工艺节点(GAA)中，Si/SiGe超晶格结构中SiGe牺牲层准确刻蚀在源漏区和沟道区域都有广泛得应用。
[0003]现在的SiGe牺牲层刻蚀依靠液体或者气相各向同性刻蚀，在刻蚀较宽的纳米线的时候容易造成沿沟道方向不必要的损失。需要准确控制刻蚀时间来避免损失，而这种控制刻蚀损失的方式在实际应用中不容易实现，因而开发一种牺牲层横向损失可控的工艺，成为本领域技术人员亟待要解决的技术重点。

技术实现思路

[0004]本专利技术提供一种牺牲层选区刻蚀方法、器件的制备方法、器件以及设备，以解决牺牲层的横向损失的问题。
[0005]根据本专利技术的第一方面，提供了一种牺牲层选区刻蚀方法，包括：
[0006]提供一衬底；
[0007]在所述衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于所述衬底上的间隔堆叠的牺牲层和沟道层；
[0008]在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；所述假栅堆叠件包括假栅和沿所述第二方向形成于所述假栅的两侧的内隔离层；
[0009]对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得所述掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；
[0010]对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。
[0011]可选的，刻蚀所述牺牲层的方法为：液体各向同性刻蚀法或者气相各向同性刻蚀法。
[0012]可选的，离子注入中注入的离子的类型为P型离子或N型离子。
[0013]可选的，所述掺杂区域的牺牲层的刻蚀速率为非掺杂区域的牺牲层的刻蚀速率的7倍及以上。
[0014]可选的，所述沟道层的材料为Si，所述牺牲层的材料为SiGe。
[0015]可选的，在所述衬底上形成沿第一方向排列的若干鳍结构后，还包括：
[0016]形成位于相邻的每个所述鳍结构之间的浅槽隔离结构。
[0017]可选的，对每个鳍结构的牺牲层进行刻蚀，之后，还包括：
[0018]刻蚀所述掺杂区域的所述沟道层，以形成源漏空腔；以及
[0019]在所述源/漏空腔内外延源/漏层，形成源/漏区。
[0020]根据本专利技术的第二方面，提供了一种半导体器件的制备方法，包括：本专利技术第一方面任一项所述的牺牲层选区刻蚀方法。
[0021]根据本专利技术的第三方面，提供了一种半导体器件，利用本专利技术第二方面所述的半导体器件的制备方法制备而成。
[0022]根据本专利技术的第四方面，提供了一种电子设备，包括本专利技术第三方面所述的半导体器件。
[0023]本专利技术提供的一种牺牲层选区刻蚀方法，通过对待刻蚀区域的鳍结构进行离子注入以形成掺杂区域的方式，增大了掺杂区域的牺牲层的刻蚀速率，从而避免了未掺杂区域的牺牲层的横向损失，保证了其完整性，实现了器件性能的进一步提高。
附图说明
[0024]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0025]图1是本专利技术一实施例提供的一种牺牲层选区刻蚀方法的流程示意图；
[0026]图2是本专利技术一实施例提供的根据牺牲层选区刻蚀方法制作的不同工艺阶段的器件结构示意图一；
[0027]图3是本专利技术一实施例提供的根据牺牲层选区刻蚀方法制作的不同工艺阶段的器件结构示意图二；
[0028]附图标记说明：
[0029]101
‑
衬底；
[0030]1011
‑
衬底表层；
[0031]102
‑
牺牲层；
[0032]103
‑
沟道层；
[0033]104
‑
内隔离层；
[0034]105
‑
假栅。
具体实施方式
[0035]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0036]本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设
备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
[0037]在先进工艺节点(GAA)中，Si/SiGe超晶格结构中SiGe牺牲层准确刻蚀在源漏区和沟道区域都有广泛得应用。现在的SiGe牺牲层刻蚀依靠液体或者气相各向同性刻蚀，在刻蚀较宽的纳米线的时候容易造成沿沟道方向不必要的损失。具体的，传统工艺中，在进行源漏刻蚀以形成源漏空腔时，其中，对牺牲层的刻蚀过程中会造成假栅堆叠件下方的牺牲层的横向损失；因而需要严格控制时间才可以限制沟道方向的额外损失，使得刻蚀损失不容易控制。
[0038]有鉴于此，专利技术人经过反复实验发现：通过在进行源漏刻蚀之前，在假栅堆叠件沿沟道方向的两侧的鳍结构中注入离子以形成掺杂区域，而被假栅下方包围着的鳍结构为未掺杂区域，从而使得掺杂区域的牺牲层刻蚀速率大于未掺杂区域的刻蚀速率；当对掺杂区域的牺牲进行刻蚀时，不会损伤到未掺杂区域的牺牲层，从而可以消除对假栅堆叠件下方的牺牲层的横向损失。
[0039]因而本申请提出了对待刻蚀区域的鳍结构进行掺杂以增大待刻蚀区域的牺牲层的刻蚀速率，从而在刻蚀待刻蚀区域的牺牲层时，避免了牺牲层的横向损失，提高了器件的性能。
[0040]下面以具体地实施例对本专利技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
[0041]请参考图1
‑
图3，牺牲层102选区刻蚀方法的流程示意图如图1所示，根据本专利技术的一实施例，提供了一种牺牲层102选区刻蚀方法，包括：
[0042]S11：提供一衬底101；
[0043]S12：在所述衬底101上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种牺牲层选区刻蚀方法，其特征在于，包括：提供一衬底；在所述衬底上形成沿第一方向排列的若干鳍结构；每个鳍结构均包括形成于所述衬底上的间隔堆叠的牺牲层和沟道层；在每个鳍结构上形成沿第二方向排列的若干假栅堆叠件，且每个假栅堆叠件横跨对应的鳍结构；所述假栅堆叠件包括假栅和沿所述第二方向形成于所述假栅的两侧的内隔离层；对待刻蚀区域的鳍结构进行离子注入以形成改性的掺杂区域，使得所述掺杂区域的刻蚀速率比非掺杂区域的刻蚀速率快；对每个鳍结构的牺牲层进行刻蚀，以去除所述掺杂区域的牺牲层，且保持非掺杂区域的牺牲层的完整。2.根据权利要求1所述的牺牲层选区刻蚀方法，其特征在于，刻蚀所述牺牲层的方法为：液体各向同性刻蚀法或者气相各向同性刻蚀法。3.根据权利要求2所述的牺牲层选区刻蚀方法，其特征在于，离子注入中注入的离子的类型为P型离子或N型离子。4.根据权利要求3所述的牺牲层选区刻蚀方法，其特征在...

【专利技术属性】
技术研发人员：陈鲲，杨静雯，徐敏，王晨，张卫，徐赛生，吴春蕾，
申请(专利权)人：上海集成电路制造创新中心有限公司，
类型：发明
国别省市：