双向功率器件制造技术

本申请公开了一种双向功率器件，该双向功率器件包括：半导体层；第一掺杂区，位于半导体层中；第一沟槽区的多个沟槽，位于第一掺杂区中，将第一掺杂区分隔为交替的第一类子掺杂区与第二类子掺杂区；位于多个沟槽中的栅介质层、控制栅、第一屏蔽介质层、第一屏蔽栅、第二屏蔽介质层、第二屏蔽栅，其中，第一屏蔽介质层将控制栅和第一屏蔽栅分隔，第二屏蔽介质层将第二屏蔽栅和第一屏蔽栅分隔，第二屏蔽介质层和栅介质层的厚度均小于第一屏蔽介质层的厚度。该双向功率器件通过设置第二屏蔽介质层和栅介质层的厚度均小于第一屏蔽介质层的厚度，从而可以通过栅电极施加不同电压达到形成不同电场的效果。同电场的效果。同电场的效果。

【技术实现步骤摘要】
双向功率器件
[0001]本申请为2020年10月27日提交中国专利局、申请号为202011163950.8、专利技术名称为“双向功率器件及其制造方法”的原申请的分案申请，原申请的全部内容通过引用结合在本申请中。


[0002]本申请涉及半导体制造
，更具体地，涉及一种双向功率器件。

技术介绍

[0003]双向功率器件在具有二次充电功能的充电装置中被广泛应用。以锂电池充放电装置为例，当锂电池充放电装置持续给终端设备供电到一定程度时，需要防止锂电池过放电以免终端设备停止运转，并需要及时给锂电池充电。给锂电池充电的过程中，锂电池还需要给终端设备供电，同时还要防止对锂电池过充电。因此，为了管理控制锂电池的充放电状态，通常采用具有双向开关控制电流导通的充放电保护电路。
[0004]如图1所示，在最初的充放电保护电路中采用两个漏极连接的单体平面栅NMOS管M1和M2作为双向开关。进行充电的时候，对M1的栅极G1施加高电压，使得M1导通，并对M2的栅极G2施加低电压，使得M2截止，此时，电流先通过M2的寄生二极管D2从M2的源极S2流到M2的漏极，再从M1的漏极流向M1的源极S1。进行放电的时候，对M1栅极G1施加低电压，使得M1截止，并对M2的栅极G2施加高电压，使得M2导通。此时，电流先通过M1的寄生二极管D1从M1的源极S1流到M1的漏极，再从M2的漏极流向M2的源极S2。但是采用平面栅结构的MOS工艺需要足够的面积才能满足更高的耐压需求，同时器件的导通效率很低，功耗很大。
[0005]因此，希望进一步优化双向功率器件的结构，使得双向功率器件的面积更小，性能更高。

技术实现思路

[0006]鉴于上述问题，本专利技术的目的在于提供一种双向功率器件，利用沟槽将第一掺杂区分隔为交替的第一类子掺杂区与第二类子掺杂区，构成双向功率器件的源区和漏区，降低了器件的面积。
[0007]根据本专利技术实施例提供的一种双向功率器件，包括：半导体层；第一掺杂区，位于所述半导体层中；第一沟槽区的多个沟槽，位于所述第一掺杂区中，将所述第一掺杂区分隔为交替的第一类子掺杂区与第二类子掺杂区；栅介质层，覆盖所述第一沟槽区的多个沟槽的下部侧壁；控制栅，位于所述第一沟槽区的多个沟槽的下部并与所述栅介质层接触；第一屏蔽介质层，覆盖所述第一沟槽区的多个沟槽的中部侧壁并位于所述控制栅的表面；第一屏蔽栅，位于所述第一沟槽区的多个沟槽的中部并与所述第一屏蔽介质层接触；第二屏蔽介质层，覆盖所述第一沟槽区的多个沟槽的上部侧壁并位于所述第一屏蔽栅的表面；以及第二屏蔽栅，位于所述第一沟槽区的多个沟槽的上部并与所述第二屏蔽介质层接触，其中，所述第一屏蔽介质层将所述控制栅和所述第一屏蔽栅分隔，所述第二屏蔽介质层将所述第
二屏蔽栅和所述第一屏蔽栅分隔。
[0008]可选地，所述第二屏蔽介质层和所述栅介质层的厚度均小于所述第一屏蔽介质层的厚度。
[0009]可选地，所述第一类子掺杂区与所述第二类子掺杂区中的一个作为源区的情况下，所述第一类子掺杂区与所述第二类子掺杂区中的另一个作为漏区，所述源区与所述漏区可以互换。
[0010]可选地，还包括第二沟槽区的沟槽，位于所述半导体层中，并与所述第一掺杂区分隔；所述栅介质层还位于所述第二沟槽区的沟槽的侧壁上，所述控制栅还位于所述第二沟槽区的沟槽中并与所述栅介质层接触；所述第一沟槽区的沟槽与所述第二沟槽区的沟槽连通，位于所述第一沟槽区的沟槽中的控制栅与位于所述第二沟槽区的沟槽中的控制栅相连。
[0011]可选地，还包括第三沟槽区的沟槽，位于所述半导体层中，并与所述第一掺杂区分隔；所述栅介质层还覆盖所述第三沟槽区的沟槽的下部侧壁，所述控制栅还位于所述第三沟槽区的沟槽的下部并与所述栅介质层接触，所述第一屏蔽介质层还覆盖所述第三沟槽区的沟槽的上部侧壁并位于所述控制栅的表面，所述第一屏蔽栅还位于所述第三沟槽区的沟槽上部并与所述第一屏蔽介质层接触，所述第一屏蔽介质层将所述控制栅和所述第一屏蔽栅分隔；所述第一沟槽区的沟槽与所述第三沟槽区的沟槽连通，位于所述第一沟槽区的沟槽中的控制栅与位于所述第三沟槽区的沟槽中的控制栅相连，位于所述第一沟槽区的沟槽中的第一屏蔽栅与位于所述第三沟槽区的沟槽中的第一屏蔽栅相连。
[0012]可选地，还包括沟道区，位于所述半导体层中，并邻近所述控制栅。
[0013]可选地，还包括：第一接触区，位于所述第一类子掺杂区中；第二接触区，位于所述第二类子掺杂区中；以及第三接触区，位于所述半导体层中。
[0014]可选地，还包括：覆盖介质层，位于所述半导体层表面；以及穿过所述覆盖介质层的衬底电极、第一接触电极、第二接触电极、第一栅电极、第二栅电极以及第三栅电极，所述衬底电极与所述第三接触区连接，所述第一接触电极与所述第一接触区连接，所述第二接触电极与所述第二接触区连接，所述第一栅电极与所述控制栅连接，所述第二栅电极与所述第一屏蔽栅连接，所述第三栅电极与所述第二屏蔽栅连接。
[0015]可选地，所述第一栅电极、所述第二栅电极以及所述第三栅电极之间彼此电隔离以接收不同的控制电压。
[0016]可选地，所述第一栅电极、所述第二栅电极以及所述第三栅电极之间彼此连接以接收相同的控制电压。
[0017]可选地，所述第二栅电极和所述第三栅电极中的一个与所述第一栅电极连接以接收相同的控制电压、另一个与所述第一栅电极电隔离以接收不同的控制电压。
[0018]可选地，所述第二栅电极和所述第三栅电极连接以接收相同的控制电压，并与所述第一栅电极电隔离以接收不同的控制电压。
[0019]可选地，所述栅介质层的厚度范围包括
[0020]可选地，所述第一沟槽区、所述第二沟槽区与所述第三沟槽区中的多个沟槽的深度范围包括0.1～50μm。
[0021]可选地，位于所述第一沟槽区的所述控制栅的表面到所述半导体层表面的距离包
括0.1～49μm。
[0022]可选地，所述第一屏蔽介质层位于所述控制栅表面的厚度范围包括
[0023]可选地，覆盖所述第一沟槽区的多个沟槽的中部侧壁的所述第一屏蔽介质层的厚度范围包括
[0024]可选地，所述第二屏蔽介质层的厚度范围包括
[0025]可选地，在所述双向功率器件截止的情况下，所述屏蔽栅通过所述屏蔽介质层耗尽所述第一类子掺杂区和所述第二类子掺杂区的电荷，以提高所述双向功率器件的耐压特性。
[0026]根据本专利技术实施例提供的双向功率器件，在外延层中形成第一掺杂区，并使得第一掺杂区被沟槽分隔为交替的第一类子掺杂区与第二类子掺杂区，并且分别在第一类子掺杂区和第二类子掺杂区内形成第一接触区和第二接触区，从而构成了双向功率器件的两个掺杂区，这两个掺杂区互为源区和漏区，降低了器件的面积。通过设置第二屏蔽介质层和栅介质层的厚度均小于第一屏蔽介质层的厚度，从而可以通过栅电极施加不同电压达到形成不同电场的效果。
[0027]更具体地，通常情况下第一掺杂区的深度较深，为了达到更深的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双向功率器件，包括：半导体层；第一掺杂区，位于所述半导体层中；第一沟槽区的多个沟槽，位于所述第一掺杂区中，将所述第一掺杂区分隔为交替的第一类子掺杂区与第二类子掺杂区；栅介质层，覆盖所述第一沟槽区的多个沟槽的下部侧壁；控制栅，位于所述第一沟槽区的多个沟槽的下部并与所述栅介质层接触；第一屏蔽介质层，覆盖所述第一沟槽区的多个沟槽的中部侧壁并位于所述控制栅的表面；第一屏蔽栅，位于所述第一沟槽区的多个沟槽的中部并与所述第一屏蔽介质层接触；第二屏蔽介质层，覆盖所述第一沟槽区的多个沟槽的上部侧壁并位于所述第一屏蔽栅的表面；以及第二屏蔽栅，位于所述第一沟槽区的多个沟槽的上部并与所述第二屏蔽介质层接触，其中，所述第一屏蔽介质层将所述控制栅和所述第一屏蔽栅分隔，所述第二屏蔽介质层将所述第二屏蔽栅和所述第一屏蔽栅分隔，还包括第二沟槽区的沟槽，位于所述半导体层中，并与所述第一掺杂区分隔；所述栅介质层还位于所述第二沟槽区的沟槽的侧壁上，所述控制栅还位于所述第二沟槽区的沟槽中并与所述栅介质层接触；所述第一沟槽区的沟槽与所述第二沟槽区的沟槽连通，位于所述第一沟槽区的沟槽中的控制栅与位于所述第二沟槽区的沟槽中的控制栅相连。2.根据权利要求1所述的双向功率器件，其中，所述第二屏蔽介质层和所述栅介质层的厚度均小于所述第一屏蔽介质层的厚度。3.根据权利要求1所述的双向功率器件，其中，所述第一类子掺杂区与所述第二类子掺杂区中的一个作为源区的情况下，所述第一类子掺杂区与所述第二类子掺杂区中的另一个作为漏区，所述源区与所述漏区可以互换。4.根据权利要求1所述的双向功率器件，其中，还包括第三沟槽区的沟槽，位于所述半导体层中，并与所述第一掺杂区分隔；所述栅介质层还覆盖所述第三沟槽区的沟槽的下部侧壁，所述控制栅还位于所述第三沟槽区的沟槽的下部并与所述栅介质层接触，所述第一屏蔽介质层还覆盖所述...

【专利技术属性】
技术研发人员：杨彦涛，张邵华，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：发明
国别省市：