具有硬件加速功能的智能以太网卡制造技术

本发明专利技术公开了一种具有硬件加速功能的智能以太网卡。该网卡拥有嵌入式高性能处理器，设计了两个光纤千兆以太网接口及两个铜缆百兆以太网接口，网络带宽可高达２．２Ｇｂｐｓ，附带大容量的存储器和可按用户程序配置的硬件加速模块。该网卡采用６４－Ｂｉｔ／１３３ＭＨｚ　　ＰＣＩ－Ｘ接口，符合ＰＣＩ－Ｘ　　Ｖ１．０Ａ和ＰＣＩ　　Ｖ２．３总线规范。该网卡可用于对网络处理能力要求较高的服务器中，利用该网卡强大的网络处理能力，可以将很多需要服务器才能处理的负载卸载到网卡上，由网卡的处理器和硬件加速模块进行处理，从而减轻了对服务器的压力，提高了整个系统的处理能力。

【技术实现步骤摘要】

本专利技术涉及计算机网络
，特别涉及一种具有硬件加速功能的智能以太网卡。
技术介绍
计算机的发展已经进入网络时代，服务器—客户机应用模式得到了极大地发展。在这种应用模式中，服务器的一项主要工作就是对网络数据包的收发和处理。而随着互联网的不断发展，宽带网络的日益普及，对服务器性能的要求也越来越高。但当以太网从百兆网一步跃入千兆网时代，人们发现对一个千兆以太网数据流的处理可以轻易地消耗掉服务器处理器的大部分处理能力，通过进一步的研究发现，此时的CPU的主要工作是在响应中断，并做一些打包、拆包、差错校验、对网络数据包的地址进行过滤等比较简单但比较费时的I/O类操作，使其无法发挥其强大的计算能力以提供更为有用的服务。 针对上述问题，可以在网卡上设计专门的用于I/O处理的嵌入式微处理器，将一大部分TCP/IP协议下载到网卡上执行。通常嵌入式微处理器都是RISC处理器，具有较高的时钟频率，平均每条指令只需要一个时钟周期，具有较高的MIPS值。针对I/O处理需求，嵌入式微处理器还具有较快的中断响应速度和实时的处理能力，利用嵌入式微处理器设计的网卡通常也称之为智能网卡。另外利用FPGA作为硬件加速器件，将一部分用户程序配置到FPGA中，用高度并行的硬件操作代替软件操作，可以进一步提高处理效率。
技术实现思路
本专利技术的目的是提供一种符合千兆以太网标准的具有硬件加速功能的智能以太网卡，用于对网络处理能力要求较高的服务器中，利用该网卡上的嵌入式微处理器及硬件加速模块的处理能力，减轻服务器的负载，提高了整个系统的处理能力。 为了实现上述目的，本专利技术提供了一种具有硬件加速功能的智能以太网卡，包括嵌入式微处理器1、外围设备互连扩展接口2、百兆以太网收发器3、铜缆接口5、存储模块7、闪存8、网卡管理模块10、时钟管理电路11、电擦除可编程只读存储器12、串口13、串行媒体无关接口14、内存控制器接口16、外部设备总线17，千兆以太网收发器4、光纤接口模块6、简化千兆比特媒体无关接口/简化十比特接口15和硬件加速模块9；所述的嵌入式微处理器1通过外围设备互连扩展接口2与主机相连，所述的嵌入式微处理器1分别连接百兆以太网收发器3和千兆以太网收发器4，各自驱动两个铜缆接口5和光纤接口模块6；嵌入式微处理器1通过内存控制器接口16连接存储模块7；嵌入式微处理器1上还连接有外部设备总线17，通过外部设备总线17连接闪存8、硬件加速模块9和网卡管理模块10，时钟管理电路11、处理器连接电擦除可编程只读存储器12和串口13直接连接在嵌入式微处理器1上。 上述技术方案中，所述的硬件加速模块9用于在接收网络数据包时分担处理器的负荷，提高处理效率，包括加速电路18、电源管理模块19、配置管理电路20、闪存21和快速被动并行接口22；其中，所述的加速电路18通过快速被动并行接口22与配置管理电路20相连，在加速电路18中配置符合外部设备总线协议的接口逻辑、数据缓存及与用户程序相关的加速逻辑，所述的接口逻辑连接外部设备总线17，通过外部设备总线17与嵌入式微处理器1交换数据，所述的加速逻辑实现对数据的处理，所述的加速电路18可通过FPGA芯片实现；所述的电源管理模块19提供硬件加速模块9所需的1.2V、3.3V电源；所述的配置管理电路20用于配置加速电路18，所述的配置管理电路20连接外部设备总线17以接收数据，连接闪存21以存储数据，并通过快速被动并行接口22连接加速电路18；所述的闪存21存储加速电路18所采用的FPGA的配置文件，外部设备总线17通过配置管理电路20烧写闪存21。 所述的硬件加速模块9以扩展卡的形式安装于网卡的外部设备总线17的扩展槽上。 所述的配置管理电路20使用可编程器件MAX3000A。 所述的加速电路18使用ALTERA公司的Stratix II FPGA芯片EP2S60，上述技术方案中，所述的嵌入式微处理器1采用IBM公司的PowerPC440GX嵌入式处理器，该处理器集成外围设备互连扩展接口2、串行媒体无关接口14、简化千兆比特媒体无关接口/简化十比特接口15、外部设备总线接口17及内存控制器接口16，内存插槽最多扩展2GB的PC2700 DDR SDRAM。 上述技术方案中，所述的串行媒体无关接口14连接ALTIMA公司的AC104Z百兆以太网收发器3，驱动两个铜缆百兆以太网接口5；所述的简化千兆比特媒体无关接口/简化十比特接口15连接Motorola公司的MC92604千兆以太网收发器4，驱动两片Infineon公司的V23818-K305-L57多模光纤收发器6。 上述技术方案中，所述的智能以太网卡提供铜缆接口5和光纤接口模块6两种介质的以太网接口，所述的铜缆接口5是百兆接口，所述的光纤接口模块6是千兆接口，所述的铜缆接口5与所述的光纤接口模块6各有两个。 本专利技术的具有硬件加速功能的智能以太网卡可用于对网络处理能力要求较高的服务器中，利用该网卡强大的网络处理能力，可以将很多需要服务器才能处理的负载卸载到网卡上，由网卡上的处理器和硬件加速模块进行处理，从而减轻了对服务器的压力，提高了整个系统的处理能力。附图说明图1为本专利技术的具有硬件加速功能的智能以太网卡的结构图；图2为IBM PowerPC440GX处理器逻辑框图；图3为Motorola MC92604双千兆以太网收发器逻辑框图；图4为ALTIMAAC104Z百兆以太网收发器逻辑框图；图5为本专利技术的具有硬件加速功能的智能以太网卡的硬件加速模块逻辑框图。 图面说明1嵌入式微处理器 2外围设备互连扩展接口 3百兆以太网收发器4千兆以太网收发器 5铜缆接口 6光纤接口模块7存储模块 8闪存 9硬件加速模块10网卡管理模块 11时钟管理电路 12电擦除可编程只读存储器13串口 14串行媒体无关接口15简化千兆比特媒体无关接口/简化十比特接口 16内存控制器接口17外部设备总线 18加速电路 19电源管理模块20配置管理电路 21闪存 22快速被动并行接口具体实施方式下面结合附图和具体实施方式对本专利技术作进一步说明。 如图1所示，为本专利技术的具有硬件加速功能的智能以太网卡的结构图。本实施例的具有硬件加速功能的智能以太网卡包括嵌入式微处理器1、外围设备互连扩展(PCI-X)接口2、百兆以太网收发器3、千兆以太网收发器4、铜缆接口5、光纤接口模块6、存储模块7、闪存8、硬件加速模块9、网卡管理模块10、时钟管理电路11、电擦除可编程只读存储器(E2PROM)12、串口13、串行媒体无关接口(SMII)14、简化千兆比特媒体无关接口/简化十比特接口(RGMII/RTBI)15、内存控制器接口16、外部设备总线17。 其中，所述的嵌入式微处理器1用于处理数据，实现IP包的内容分析、拆包、封装等操作。在本实施例中，嵌入式微处理器1选用IBM PowerPC本文档来自技高网...

【技术保护点】
一种具有硬件加速功能的智能以太网卡，包括：嵌入式微处理器（１）、外围设备互连扩展接口（２）、百兆以太网收发器（３）、铜缆接口（５）、存储模块（７）、闪存（８）、网卡管理模块（１０）、时钟管理电路（１１）、电擦除可编程只读存储器（１２）、串口（１３）、串行媒体无关接口（１４）、内存控制器接口（１６）、外部设备总线（１７）；以及千兆以太网收发器（４）、光纤接口模块（６）、简化千兆比特媒体无关接口／简化十比特接口（１５）；其特征在于：还包括硬件加速模块（９），所述的嵌入式微处理器（１）通过外围设备互连扩展接口（２）与主机相连，所述的嵌入式微处理器（１）分别连接百兆以太网收发器（３）和千兆以太网收发器（４），百兆以太网收发器（３）驱动两个铜缆接口（５），千兆以太网收发器（４）驱动两个光纤接口模块（６）；嵌入式微处理器（１）通过内存控制器接口（１６）连接存储模块（７）；嵌入式微处理器（１）还连接有外部设备总线（１７），通过外部设备总线（１７）连接闪存（８）、硬件加速模块（９）和网卡管理模块（１０）；处理器连接电擦除可编程只读存储器（１２）和串口（１３）直接连接在嵌入式微处理器（１）的相应接口上，时钟管理电路（１１）还分别与百兆以太网收发器（３）、千兆以太网收发器（４）和嵌入式微处理器（１）相连。...

【技术特征摘要】
1.一种具有硬件加速功能的智能以太网卡，包括嵌入式微处理器(1)、外围设备互连扩展接口(2)、百兆以太网收发器(3)、铜缆接口(5)、存储模块(7)、闪存(8)、网卡管理模块(10)、时钟管理电路(11)、电擦除可编程只读存储器(12)、串口(13)、串行媒体无关接口(14)、内存控制器接口(16)、外部设备总线(17)；以及千兆以太网收发器(4)、光纤接口模块(6)、简化千兆比特媒体无关接口/简化十比特接口(15)；其特征在于还包括硬件加速模块(9)，所述的嵌入式微处理器(1)通过外围设备互连扩展接口(2)与主机相连，所述的嵌入式微处理器(1)分别连接百兆以太网收发器(3)和千兆以太网收发器(4)，百兆以太网收发器(3)驱动两个铜缆接口(5)，千兆以太网收发器(4)驱动两个光纤接口模块(6)；嵌入式微处理器(1)通过内存控制器接口(16)连接存储模块(7)；嵌入式微处理器(1)还连接有外部设备总线(17)，通过外部设备总线(17)连接闪存(8)、硬件加速模块(9)和网卡管理模块(10)；处理器连接电擦除可编程只读存储器(12)和串口(13)直接连接在嵌入式微处理器(1)的相应接口上，时钟管理电路(11)还分别与百兆以太网收发器(3)、千兆以太网收发器(4)和嵌入式微处理器(1)相连。2.根据权利要求1所述的具有硬件加速功能的智能以太网卡，其特征在于，所述的硬件加速模块(9)用于在接收网络数据包时分担处理器的负荷，提高处理效率，包括加速电路(18)、电源管理模块(19)、配置管理电路(20)、闪存(21)和快速被动并行接口(22)；其中，所述的加速电路(18)通过快速被动并行接口(22)与配置管理电路(20)相连，在加速电路(18)中配置符合外部设备总线协议的接口逻辑、数据缓存及与用户程序相关的加速逻辑，所述的接口逻辑连接外部设备总线(17)，通过外部设备总线(17)与嵌入式微处理器(1)交换数据，所述的加速逻辑实现对数据的处理，所述的加速电路(18)可通过FPGA芯片实现；所述的电源管理模块(19)提供硬件加速模块(9)所需的1.2V、3.3V电源；所述的配置管理电路(20)用于配置加速电路(18)，所...

【专利技术属性】
技术研发人员：吴冬冬，张佩珩，孙小涓，杨卫兵，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：11[中国|北京]