一种多通道多相内插处理架构制造技术

本发明专利技术公开了一种多通道多相内插处理架构，包括并行FIR单元、FIR系数生成单元和延时单元；述并行FIR单元的输入端接收多相输入信号，输出端用于输出偶数项通道的信号，所述FIR系数生成单元用于根据输入信号的相数，为并行FIR单元生成FIR系数；所述延时单元的输入端接收多相输入信号，输出端用于输出奇数项通道的信号。本发明专利技术具有硬件开销小、可灵活适配的优势。势。势。

【技术实现步骤摘要】
一种多通道多相内插处理架构


[0001]本专利技术属于通信系统数字信号处理领域，特别是涉及一种多通道多相内插处理架构。

技术介绍

[0002]多通道多相内插在通信系统中具有着非常广泛的应用，但是，目前的多相多通道内插架构存在着硬件开销大，适配不够灵活的问题。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，提供一种多通道多相内插处理架构，具有硬件开销小、可灵活适配的优势。
[0004]本专利技术的目的是通过以下技术方案来实现的：一种多通道多相内插处理架构，包括并行FIR单元、FIR系数生成单元和延时单元；
[0005]所述并行FIR单元的输入端接收多相输入信号，输出端用于输出偶数项通道的信号，所述FIR系数生成单元用于根据输入信号的相数，为并行FIR单元生成FIR系数；所述延时单元的输入端接收多相输入信号，输出端用于输出奇数项通道的信号。
[0006]其中，所述FIR系数生成单元中预先保存有不同输入信号相数对应的FIR系数；
[0007]并根据多相输入信号的相数，查询多相输入信号对应的FIR系数，并据此对并行FIR单元中的滤波器进行FIR系数配置。
[0008]其中，所述并行FIR单元包括滤波器组和延时求和单元；所述滤波器组包含多个滤波器；
[0009]每一个所述的滤波器进行FIR系数配置后，将各个滤波器的输出端与所述延时求和单元连接；
[0010]所述延时求和单元包含延迟单元、数据通道选择器和多个求和单元；
[0011]所述延迟单元中预先保存有不同相数下各个滤波器输出通道的延迟参数，并根据滤波器组中滤波器输出信号的总相数，查询各个滤波器输出通道的延迟参数，并根据查询到的延迟参数对滤波器组中滤波器的输出进行延迟；
[0012]所述数据通道选择器中预先保存有不同相数下各个求和单元的通道选择参数，每一个相数下各个通道选择参数均包含：当前相数下各个求和单元输入端连接的滤波器输出通道；所述数据通道选择器根据滤波器输出信号的总相数，确定各个求和单元的输入端连接的滤波器输出通道，并将各个求和单元的输入端与确定的滤波器输出通道进行选通，由各个求和单元对来自输入端的信号进行求和，分别输出求和信号，作为最终输出信号的偶数项通道输出信号。
[0013]所述滤波器、求和单元的数目均与输入信号的路数相同。
[0014]其中，所述延时单元中预先保存有不同相数下多相输入信号每一路的延时参数，并根据多相输入信号的相数，分别对多相输入信号的每一路进行延时后，作为最终输出信
号奇数项通道的输出信号。
[0015]本专利技术的有益效果是：(1)本专利技术基于多相滤波技术，提出了一种可灵活适配的采样率变换数字信号处理架构，该架构可实现在同一硬件架构下对多种速率的输入信号完成重构后重采样功能。
[0016](2)本专利技术在输入信号的数据速率发生变化时，可以在不改变处理架构的情况下，自动适配分相数，完成采样率变换功能。
[0017](3)本专利技术内插架构中输出通道数会自动翻倍。
[0018](4)本专利技术可以在不改变整体时钟频率的基础上，实现信号内插功能。
[0019](5)本专利技术可适用于多通道信号内插处理，其通道数在满足相数的整数倍这一条件下可任意扩展。
附图说明
[0020]图1是本专利技术多通道多相内插处理架构图。
[0021]图2为并行FIR单元架构图。
[0022]图3为滤波器1/2/3/4的结构示意图。
[0023]图4是延时求和单元架构示意图；
[0024]图5为内插前的时域信号示意图；
[0025]图6为内插后的时域信号示意图；
[0026]图7为内插前的频域信号示意图；
[0027]图8为内插后的频域信号示意图。
具体实施方式
[0028]下面结合附图进一步详细描述本专利技术的技术方案，但本专利技术的保护范围不局限于以下所述。
[0029]如图1所示，一种多通道多相内插处理架构，包括并行FIR单元、FIR系数生成单元和延时单元；
[0030]所述并行FIR单元的输入端接收多相输入信号，输出端用于输出偶数项通道的信号，所述FIR系数生成单元用于根据输入信号的相数，为并行FIR单元生成FIR系数；所述延时单元的输入端接收多相输入信号，输出端用于输出奇数项通道的信号。
[0031]其中，所述FIR系数生成单元中预先保存有不同输入信号相数对应的FIR系数；并根据多相输入信号的相数，查询多相输入信号对应的FIR系数，并据此对并行FIR单元中的滤波器进行FIR系数配置。
[0032]在本申请的实施例中，以多相输入信号的相数为1相、2相和4相的情况为例，输入信号的相数与FIR系数的对应关系如下：
[0033][0034]如图2所示，所述并行FIR单元包括滤波器组和延时求和单元；所述滤波器组包含多个滤波器；
[0035]每一个所述的滤波器进行FIR系数配置后，将各个滤波器的输出端与所述延时求和单元连接；其中，在本申请的实施例中，所述滤波器的原理如图3所示，为滤波器配置的FIR系数即图中乘法器输入的滤波器系数：
[0036]选通器选通原则如下：
[0037]信号相数为1时，选通器1选通a1,选通器2选通a2，选通器3选通a3,选通器4选通b1，选通器5选通b2，选通器6选通b3；
[0038]信号相数为2时，选通器1选通a1,选通器2选通u，选通器3选通a3,选通器4选通b1，选通器5选通0，选通器6选通b3；
[0039]信号相数为4时，选通器1选通u,选通器2选通u，选通器3选通u,选通器4选通0，选通器5选通0，选通器6选通0。
[0040]如图4所示，所述延时求和单元包含延迟单元、数据通道选择器和多个求和单元；
[0041]所述延迟单元中预先保存有不同相数下各个滤波器输出通道的延迟参数，并根据滤波器组中滤波器输出信号的总相数，查询各个滤波器输出通道的延迟参数，并根据查询到的延迟参数对滤波器组中滤波器的输出进行延迟；
[0042]在图3～4中，D表示延迟一个采样点；在图4所示的实施例中，依然以1、2、4相信号为例，没有对1相(单相)的延迟，是指对单相信号不延迟；
[0043]所述数据通道选择器中预先保存有不同相数下各个求和单元的通道选择参数，每一个相数下各个通道选择参数均包含：当前相数下各个求和单元输入端连接的滤波器输出通道；所述数据通道选择器根据滤波器输出信号的总相数，确定各个求和单元的输入端连接的滤波器输出通道，并将各个求和单元的输入端与确定的滤波器输出通道进行选通，由各个求和单元对来自输入端的信号进行求和，分别输出求和信号，作为最终输出信号的偶数项通道输出信号。所述滤波器、求和单元的数目均与输入信号的路数相同。
[0044]其中，所述延时单元中预先保存有不同相数下多相输入信号每一路的延时参数，
并根据多相输入信号的相数，分别对多相输入信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道多相内插处理架构，其特征在于： 包括并行FIR单元、FIR系数生成单元和延时单元；所述并行FIR单元的输入端接收多相输入信号，输出端用于输出偶数项通道的信号，所述FIR系数生成单元用于根据输入信号的相数，为并行FIR单元生成FIR系数；所述延时单元的输入端接收多相输入信号，输出端用于输出奇数项通道的信号。2.根据权利要求1所述的一种多通道多相内插处理架构，其特征在于：所述FIR系数生成单元中预先保存有不同输入信号相数对应的FIR系数；并根据多相输入信号的相数，查询多相输入信号对应的FIR系数，并据此对并行FIR单元中的滤波器进行FIR系数配置。3.根据权利要求2所述的一种多通道多相内插处理架构，其特征在于：所述并行FIR单元包括滤波器组和延时求和单元；所述滤波器组包含多个滤波器；每一个所述的滤波器进行FIR系数配置后，将各个滤波器的输出端与所述延时求和单元连接；所述延时求和单元包含延迟单元、数据通道选择器和多个求和单元；所述延迟单元中预先保存有不同相数下各个滤波器输出通道...

【专利技术属性】
技术研发人员：孙学军，
申请(专利权)人：成都志诚信通科技合伙企业有限合伙，
类型：发明
国别省市：