具有抗单粒子烧毁能力的肖特基二极管器件及制备方法技术

本发明专利技术公开一种具有抗单粒子烧毁能力的肖特基二极管器件及制备方法，包括：N+衬底层；N型不同浓度多缓冲层，位于N+衬底层上；P型区，包括：P+区和P

【技术实现步骤摘要】
具有抗单粒子烧毁能力的肖特基二极管器件及制备方法


[0001]本专利技术属于功率半导体器件
，特别是涉及一种基于电场调制效应的功率半导体器件抗单粒子烧毁加固结构及其制备方法。

技术介绍

[0002]碳化硅(SiC)具有宽禁带、高临界击穿电场、高热导率等优异的电学和热学性能，是一种很有前途的电力半导体器件材料。因此，SiC肖特基二极管非常适合空间功率转换应用。碳化硅功率半导体器件结势垒肖特基二极管(JBS)结合了肖特基势垒二极管(SBD)低导通电压和PiN二极管低泄漏电流的优点，被广泛应用于电力电子系统的电源管理，在航空航天领域具有巨大开发潜力。
[0003]但是，研究表明SiC肖特基二极管对高能离子辐照极为敏感，如果反向偏压足够高，则会导致灾难性的单粒子烧毁(SEB)。当器件处于反向偏置状态时，高能离子入射后会产生大量电子
‑
空穴对，从而降低局部电阻率，允许瞬时大电流流动，并产生焦耳加热。同时，离子入射后在肖特基界面产生高电场，从而改变了漂移区的电场分布。强电场和高传导电流密度的结合会导致功耗增加，从而晶格温度将升高到SiC的升华温度或金属/SiC界面的融化温度以上，导致器件泄漏电流退化或灾难性的SEB。

技术实现思路

[0004]本专利技术的主要目的在于提出一种具有抗单粒子烧毁能力的肖特基二极管器件结构及其制备方法，以解决现有技术中的JBS二极管在高能离子入射后出现器件肖特基接触界面最高温度大于金属融化温度和器件内部温度大于SiC材料的升华温度的现象，从而发生单粒子烧毁导致器件灾难性失效的问题。
[0005]为实现上述目标，本专利技术采用如下的技术方案：
[0006]一种具有抗单粒子烧毁能力的肖特基二极管器件结构，在半导体功率器件的阳极处形成两个沟槽，所述沟槽底部通过多次离子注入形成P+型区域和P
‑
型缓冲层；在P
‑
缓冲层和第一N型漂移区之间设置N型场截止层；在N型场截止层之上外延形成第二N型漂移区；在第一N型漂移区和N+衬底之间设置N型不同浓度多缓冲层。
[0007]进一步，所述P+型区域的深度为0.6μm，宽度为2μm，掺杂浓度为5
×
10
18
cm
‑3；所述P
‑
型缓冲层的深度为0.2μm，宽度为2μm，掺杂浓度为1
×
10
17
cm
‑3。
[0008]进一步，所述沟槽的深度为2μm，宽度为2μm，相邻沟槽的距离为2μm。
[0009]进一步，所述N型场截止层外延宽度为8μm，整体外延厚度为0.4μm，掺杂浓度为1
×
10
17
cm
‑3。
[0010]进一步，所述第一N型漂移区和第二N型漂移区的掺杂浓度相同，均为2
×
10
15
cm
‑3。
[0011]进一步，所述N型不同浓度多缓冲层结构外延宽度为8μm，整体外延厚度为15μm，其包括5层厚度为3μm的子层，子层的掺杂浓度由上至下不断增大，掺杂范围为：5.5
×
10
16
cm
‑3～8.5
×
10
17
cm
‑3。
[0012]本专利技术还提供一种具有抗单粒子烧毁能力的肖特基二极管器件结构制备方法，包括：
[0013]步骤1、制备肖特基二极管器件所需衬底区域；
[0014]步骤2、在所述衬底区域经多次外延形成N型不同浓度多缓冲层结构；
[0015]步骤3、在所述N型不同浓度多层缓冲层上方外延形成第一N型漂移区；
[0016]步骤4、在所述第一N型漂移区上方利用外延技术形成N型场截止层；
[0017]步骤5、在所述N型场截止层上方利用外延技术形成第二N型漂移区；
[0018]步骤6、利用刻槽技术在所述N型漂移区1上方形成沟槽；
[0019]步骤7、在上述沟槽底部通过两次离子注入形成P
‑
型缓冲层和P+型区域；
[0020]步骤8、在器件正面和背面生长金属，完成器件制备。
[0021]本专利技术的有益效果：
[0022]本专利技术采用刻槽后两次离子注入形成P+区域和P
‑
缓冲层，在高能粒子入射后，可以大大地将高电场屏蔽在肖特基界面之外，同时大大地降低了肖特基界面的载流子碰撞电离产生率，从而降低瞬态电流密度，低的瞬态电流密度可以降低热量的产生，进而使器件表面温度大大地降低，避免器件阳极金属融化导致器件灾难性失效，从而提高器件抗SEB性能。同时，P
‑
缓冲层和N型场截止层可以减小空间电荷区的厚度和界面处的电子浓度，进而使高能粒子入射后，界面处的温度转移到器件内部。而且，N型多缓冲层结构可以大大降低漂移区和衬底同质结处的电场峰值和碰撞电离率，因此可以大大降低同质结处的晶格温度。通过后续对不同功率器件的仿真验证，引入上述结构的器件在不同位置入射时发生SEB的概率降低，抗SEB可靠性大大提高。
附图说明
[0023]后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同的或者是类似的部件或者部分。本领域技术人员应该理解，这些附图未必是按照比例绘制的。附图中：
[0024]图1是传统的JBS二极管器件的元胞结构示意图；
[0025]图2是基于本专利技术的沟槽JBS二极管抗单粒子烧毁器件的元胞结构示意图；
[0026]图3～9是图2所示沟槽JBS抗单粒子烧毁器件制作流程图；
[0027]图10是图1所示结构的单粒子烧毁效应的器件温度随时间变化曲线图；
[0028]图11是图2所示结构的单粒子烧毁效应的器件温度随时间变化曲线图；
[0029]图12是图1所示结构和图2所示结构在粒子从N型区域入射时，不同反向偏置电压下的肖特基接触界面温度。
[0030]具体实现原理
[0031]为使得本专利技术的目的、技术方案和优点更加清楚，一下结合附图对本专利技术进行具体阐述。
[0032]如图1、2所示，本专利技术提供一种具有抗单粒子烧毁能力的肖特基二极管器件结构，所示图2与图1结构不同之处在于，图2中增加了多个不同浓度的N型缓冲层、N型场截止层、P
‑
缓冲层以及刻蚀形成的沟槽。具体地，在器件的N+衬底和第一N
‑
漂移区2之间设置一个N型多层缓冲层结构，所述N型不同浓度多缓冲层结构外延宽度为8μm，整体外延厚度为15μm，
其包括5层厚度为3μm的子层，子层的掺杂浓度由上至下不断增大，掺杂范围为：5.5
×
10
16
cm
‑3～8.5
×
10
17
cm
‑3；通过刻蚀形成沟槽，并在沟槽填充金属形成器件阳极，所述沟槽的深度为2μm，宽度为2μ本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，在半导体功率器件的阳极处形成两个沟槽，所述沟槽底部通过多次离子注入形成P+型区域和P
‑
型缓冲层；在P
‑
缓冲层和第一N型漂移区之间设置N型场截止层；在N型场截止层之上外延形成第二N型漂移区；在第一N型漂移区和N+衬底之间设置N型不同浓度多缓冲层。2.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述P+型区域的深度为0.6μm，宽度为2μm，掺杂浓度为5
×
10
18
cm
‑3；所述P
‑
型缓冲层的深度为0.2μm，宽度为2μm，掺杂浓度为1
×
10
17
cm
‑3。3.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述沟槽的深度为2μm，宽度为2μm，相邻沟槽的距离为2μm。4.如权利要求1所述的具有抗单粒子烧毁能力的肖特基二极管器件，其特征在于，所述N型场截止层外延宽度为8μm，整体外延厚度为0.4μm，掺杂浓度为1
×
10
17
cm
‑3。5.如权利要求1所述的具有抗单...

【专利技术属性】
技术研发人员：王颖，陈嘉豪，曹菲，郭浩民，张立龙，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：