衬底、半导体结构及其制备方法技术

本申请涉及一种衬底、半导体结构及其制备方法。本申请中衬底的制备方法包括：提供初始衬底；在初始衬底的上表面形成掩模层，掩模层具有掩模图案；基于掩模图案，在初始衬底内形成隔离沟槽；对掩模图案的侧壁进行回刻，以暴露出部分初始衬底的上表面；暴露出的初始衬底的上表面与隔离沟槽的侧壁形成拐角；去除暴露出的衬底的上表面与隔离沟槽的侧壁所形成的拐角。本申请中衬底的制备方法能够对拐角原本的形貌进行改善，形成一个较为钝化的新的形貌，这样制备而得的衬底可以使得后续制程中栅极氧化层生长一致性较好，从而能够避免后续制程中形成的栅极氧化层生长厚度不足，或生长厚度不均匀等缺陷，进而提升后续制程中形成栅极氧化层的可靠性。氧化层的可靠性。氧化层的可靠性。

【技术实现步骤摘要】
衬底、半导体结构及其制备方法


[0001]本申请涉及半导体制造
，特别是涉及一种衬底、半导体结构及其制备方法。

技术介绍

[0002]晶体管的性能依赖于栅极氧化层的厚度。栅极氧化层厚度的降低，增强了晶体管的电流驱动能力，提高了速度和功率特性。因此在工艺缩减中降低栅极氧化层厚度可以有效地提高晶体管性能，但厚度不足的栅极氧化层又会加重电流遂穿效应并降低栅极氧化层可靠性。
[0003]栅极氧化层生长受有源区边界的形貌影响较大。栅极氧化层一般是采用热氧化工艺来制备的，然而采用热氧化工艺制备而得的栅极氧化层在边界区域容易生长厚度不足，导致后期栅极氧化层可靠性降低，进而导致用于衡量所形成栅极氧化层质量的栅极氧化层可靠性(Gate Oxide Integrity，简称GOI)测试失败。
[0004]因此，如何改善栅极氧化层的可靠性，是当前亟需解决的问题。

技术实现思路

[0005]基于此，有必要针对现有技术中的不足之处，提供一种衬底、半导体结构及其制备方法。
[0006]一方面，本申请根据一些实施例，提供了一种衬底的制备方法，包括：
[0007]提供初始衬底；在所述初始衬底的上表面形成掩模层，所述掩模层具有掩模图案；
[0008]基于所述掩模图案，在所述初始衬底内形成隔离沟槽；
[0009]对所述掩模图案的侧壁进行回刻，以暴露出部分所述初始衬底的上表面；暴露出的所述初始衬底的上表面与所述隔离沟槽的侧壁形成拐角；
[0010]去除暴露出的所述衬底的上表面与所述隔离沟槽的侧壁所形成的拐角。
[0011]在其中一个实施例中，所述在所述初始衬底的上表面形成掩模层，包括：
[0012]形成掩模材料层，所述掩模材料层覆盖所述初始衬底的上表面；
[0013]于所述掩模材料层远离所述初始衬底的表面形成光刻胶层，所述光刻胶层中形成有窗口图形，所述窗口图形暴露出部分所述掩模材料层；
[0014]去除暴露于所述窗口图形的所述掩模材料层，在所述掩模材料层中形成所述掩模图案，以得到所述掩模层；
[0015]所述衬底的制备方法还包括：
[0016]去除所述光刻胶层。
[0017]在其中一个实施例中，所述基于所述掩模图案，在所述初始衬底内形成隔离沟槽，包括：
[0018]采用第一干法刻蚀工艺基于所述掩模图案刻蚀所述初始衬底，以于所述初始衬底内形成隔离沟槽。
[0019]在其中一个实施例中，所述对所述掩模图案的侧壁进行回刻，以暴露出部分所述初始衬底的上表面，包括：
[0020]采用湿法刻蚀工艺对所述掩模图案的侧壁进行回刻，以暴露出部分所述初始衬底的上表面。
[0021]在其中一个实施例中，所述去除暴露出的所述衬底的上表面与所述隔离沟槽的侧壁所形成的拐角，包括：
[0022]采用第二干法刻蚀工艺刻蚀暴露出的所述初始衬底的上表面及所述隔离沟槽的侧壁，以去除暴露出的所述衬底的上表面与所述隔离沟槽的侧壁所形成的拐角。
[0023]在其中一个实施例中，所述掩模层包括氮化硅层。
[0024]在其中一个实施例中，所述衬底的制备方法还包括：去除所述掩模层。
[0025]本申请还根据一些实施例，提供一种衬底，所述衬底采用如前述任一实施例提供的衬底的制备方法制备而得。
[0026]本申请还根据一些实施例，提供一种半导体结构的制备方法，包括：
[0027]提供衬底，所述衬底采用如前述任一实施例提供的衬底的制备方法制备而得；
[0028]形成隔离层，所述隔离层至少填满所述隔离沟槽；
[0029]对所述衬底进行掺杂，以于所述衬底内形成阱区；
[0030]形成栅极氧化层，所述栅极氧化层覆盖所述衬底形成有所述隔离沟槽一侧的表面。
[0031]在其中一个实施例中，所述掩模层在形成所述隔离层之后，且对所述衬底进行掺杂之前去除。
[0032]本申请还根据一些实施例，提供一种半导体结构，所述半导体结构采用如前述任一实施例提供的半导体结构的制备方法制备而得。
[0033]本申请提供的衬底、半导体结构及其制备方法至少可以具有如下有益效果：
[0034]本申请提供的衬底的制备方法，通过对掩模图案的侧壁进行回刻暴露出部分初始衬底的上表面，实现对有源区边界的选择性刻蚀，并基于此去除暴露出的衬底上表面与隔离沟槽侧壁所形成的拐角，对拐角原本的形貌进行改善，形成一个较为钝化的新的形貌，这样制备而得的衬底可以使得后续制程中栅极氧化层生长一致性较好，从而能够避免后续制程中形成的栅极氧化层生长厚度不足，或生长厚度不均匀等缺陷，进而提升后续制程中形成栅极氧化层的可靠性。
[0035]本申请提供的衬底采用如前述任一实施例提供的衬底的制备方法制备而得，因此前述衬底的制备方法所能实现的技术效果，所述衬底也均能够实现，这里就不再赘述。
[0036]本申请提供的半导体结构的制备方法，提供的衬底采用如前述任一实施例提供的衬底的制备方法制备而得，因此栅极氧化层生长一致性较好，能够形成生长厚度足够且厚度均匀的栅极氧化层，并且所形成的栅极氧化层还具有较好的可靠性。
[0037]本申请提供的半导体结构采用如前述任一实施例提供的半导体结构的制备方法制备而得，因此前述半导体结构的制备方法所能实现的技术效果，所述半导体结构也均能够实现，这里就不再赘述。
附图说明
[0038]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1为一种传统衬底的制备方法所得结构的截面结构示意图；
[0040]图2为本申请其中一个实施例中，衬底的制备方法的流程示意图；
[0041]图3为本申请其中一个实施例中，步骤S100的流程示意图；
[0042]图4为本申请其中一个实施例中，步骤S200所得结构的截面结构示意图；
[0043]图5为本申请其中一个实施例中，步骤S300所得结构的截面结构示意图；
[0044]图6为本申请其中一个实施例中，步骤S400所得结构的截面结构示意图；
[0045]图7为本申请其中一个实施例中，半导体结构的制备方法的流程示意图；
[0046]图8为本申请其中一个实施例中，步骤S10所得结构的截面结构示意图。
[0047]附图标记说明：
[0048]1、初始衬底；a、拐角；2、掩模层；3、隔离沟槽；4、衬垫层；5、衬底；6、隔离层。
具体实施方式
[0049]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种衬底的制备方法，其特征在于，包括：提供初始衬底；在所述初始衬底的上表面形成掩模层，所述掩模层具有掩模图案；基于所述掩模图案，在所述初始衬底内形成隔离沟槽；对所述掩模图案的侧壁进行回刻，以暴露出部分所述初始衬底的上表面；暴露出的所述初始衬底的上表面与所述隔离沟槽的侧壁形成拐角；去除暴露出的所述衬底的上表面与所述隔离沟槽的侧壁所形成的拐角。2.根据权利要求1所述的衬底的制备方法，其特征在于，所述在所述初始衬底的上表面形成掩模层，包括：形成掩模材料层，所述掩模材料层覆盖所述初始衬底的上表面；于所述掩模材料层远离所述初始衬底的表面形成光刻胶层，所述光刻胶层中形成有窗口图形，所述窗口图形暴露出部分所述掩模材料层；去除暴露于所述窗口图形的所述掩模材料层，在所述掩模材料层中形成所述掩模图案，以得到所述掩模层；所述衬底的制备方法还包括：去除所述光刻胶层。3.根据权利要求1所述的衬底的制备方法，其特征在于，所述基于所述掩模图案，在所述初始衬底内形成隔离沟槽，包括：采用第一干法刻蚀工艺基于所述掩模图案刻蚀所述初始衬底，以于所述初始衬底内形成隔离沟槽。4.根据权利要求3所述的衬底的制备方法，其特征在于，所述对所述掩模图案的侧壁进行回刻，以暴露出部分所述初始衬底的上表面，包括：采用湿法刻蚀工艺对所述掩模图案的侧壁...

【专利技术属性】
技术研发人员：张玉，仇峰，张炜虎，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：