GaN异质结垂直半导体器件及制备方法技术

本发明专利技术涉及一种GaN异质结垂直半导体器件及制备方法，其元胞沟槽包括元胞第一沟槽体以及元胞第二沟槽体，在元胞第二沟槽体内设置沟槽第二导电多晶硅体以及沟槽第二绝缘氧化层，在元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；沟槽第一导电多晶硅体通过覆盖元胞第一沟槽体内的沟槽第一绝缘氧化层与所述元胞第一沟槽体的内侧壁绝缘隔离；沟槽第二导电多晶硅体的底部位于元胞第一沟槽体槽底的正下方，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离。本发明专利技术能有效降低器件的开关损耗，与现有工艺兼容，制造成本低。成本低。成本低。

【技术实现步骤摘要】
GaN异质结垂直半导体器件及制备方法


[0001]本专利技术涉及一种导体器件及制备方法，尤其是一种GaN异质结垂直半导体器件及制备方法。

技术介绍

[0002]GaN HEMT(High Electron Mobility Transistor)器件具有导通电阻小、开关速度快、击穿电场高、饱和电流密度大等特点，如今氮化镓器件以GaN HEMT横向器件为主，但是横向器件有着电流崩塌、缓冲层泄漏电流和栅极泄漏电流等问题，不能充分利用GaN材料的高击穿特性，严重制约了氮化镓器件的高临界击穿电场强度特性的应用。
[0003]GaN垂直半导体器件可以通过垂直漂移区耐压，通过体电子以及AlGaN和GaN之间产生二维电子气导电，这样可以很好解决解决电流崩塌的问题。又可以通过改变漂移区的厚度和掺杂浓度来控制器件的击穿电压，可以解决横向器件面积较大的问题，有效降低器件面积，降低生产成本。但现有的GaN垂直半导体器件的栅极到背面电极的寄生电容(Cgd)较大，当寄生电容Cgd较大时，会延半导体长器件关断时间，进而导致器件开关损耗较高。

技术实现思路

[0004]本专利技术的目的是克服现有技术中存在的不足，提供一种GaN异质结垂直半导体器件及制备方法，其能有效降低器件的开关损耗，与现有工艺兼容，制造成本低。
[0005]按照本专利技术提供的技术方案，所述GaN异质结垂直半导体器件，包括GaN衬底以及制备于所述GaN衬底中心区的元胞区，GaN衬底包括第一导电类型漂移区，元胞区包括若干并联分布的元胞，且元胞区内的元胞采用沟槽结构，元胞的元胞沟槽制备于所述第一导电类型漂移区内；
[0006]在所述垂直半导体器件的截面上，元胞沟槽包括一元胞第一沟槽体以及垂直贯穿所述元胞第一沟槽体的元胞第二沟槽体，元胞第二沟槽体的宽度小于元胞第一沟槽体的宽度，且元胞第二沟槽体的槽底位于元胞第一沟槽体槽底的正下方；
[0007]在元胞第二沟槽体内设置沿所述元胞第二沟槽体长度方向分布的沟槽第二导电多晶硅体以及环绕包裹所述沟槽第二导电多晶硅体的沟槽第二绝缘氧化层，在所述元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；所述沟槽第一导电多晶硅体通过覆盖元胞第一沟槽体内的沟槽第一绝缘氧化层与所述元胞第一沟槽体的内侧壁绝缘隔离；沟槽第二导电多晶硅体的底部位于元胞第一沟槽体槽底的正下方，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离；
[0008]在所述GaN衬底正面的上方设置正面电极结构，所述正面电极结构包括源极金属以及栅极金属，其中，栅极金属与沟槽第一导电多晶硅体电连接，源极金属与沟槽第二导电多晶硅体电连接。
[0009]所述GaN衬底包括设置在所述第一导电类型漂移区上的势垒层以及与所述第一导
电类型漂移区邻接的第一导电类型重掺杂层，第一导电类型重掺杂层的掺杂浓度大于第一导电类型漂移区的掺杂浓度；利用势垒层相应的表面形成GaN衬底的正面，利用第一导电类型重掺杂层相应的表面形成GaN衬底的背面；
[0010]元胞第一沟槽体贯穿势垒层，元胞第一沟槽体的槽底位于势垒层的下方，且源极金属与所述势垒层电连接。
[0011]在元胞第二沟槽体的槽底下方设置第二导电类型注入区，所述第二导电类型注入区包覆元胞第二沟槽体的槽底。
[0012]在所述GaN衬底的正面还设置用于支撑源极金属、栅极金属的绝缘介质层，源极金属通过设置于绝缘介质层内的源极金属接触孔体与沟槽第二导电多晶硅体以及势垒层电连接，栅极金属通过设置于所述绝缘介质层内的栅极金属接触孔体与沟槽第一导电多晶硅体电连接。
[0013]还包括设置于GaN衬底背面的背面电极结构。
[0014]所述势垒层为AlGaN层、AlN层、InN层或InGaN层。
[0015]一种GaN异质结垂直半导体器件的制备方法，所述制备方法包括如下步骤：
[0016]步骤1、提供GaN衬底，并在所述GaN衬底的第一导电类型漂移区内制备得到元胞第一沟槽体，所述元胞第一沟槽体从GaN衬底的正面垂直向下延伸至第一导电类型漂移区内；
[0017]步骤2、在元胞第一沟槽体内设置沟槽第一绝缘氧化层，并在元胞第一沟槽体内填充沟槽第一导电多晶硅基体，其中，沟槽第一导电多晶硅基体通过沟槽第一绝缘氧化层与元胞第一沟槽体的内侧壁以及底壁绝缘隔离；
[0018]步骤3、选择性地掩蔽和刻蚀所述GaN衬底，以制备得到所需的元胞第二沟槽体，其中，元胞第二沟槽体贯穿元胞第一沟槽体，元胞第二沟槽体的宽度小于元胞第二沟槽体的宽度，元胞第二沟槽体的槽底位于元胞第一沟槽体槽底的正下方，且元胞第二沟槽体贯穿元胞第一沟槽体内的沟槽第一导电多晶硅基体后，以在元胞第一沟槽体内得到所需的沟槽第一导电多晶硅体；
[0019]步骤4、在上述元胞第二沟槽体内制备得到沟槽第二导电多晶硅体以及沟槽第二绝缘氧化层，其中，沟槽第二导电多晶硅体沿所述元胞第二沟槽的长度方向分布，沟槽第二绝缘氧化层环绕包裹沟槽第二导电多晶硅体，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离；
[0020]步骤5、在GaN衬底的正面制备所需的正面电极结构，所述正面电极结构包括源极金属以及栅极金属，其中，栅极金属与沟槽第一导电多晶硅体电连接，源极金属与沟槽第二导电多晶硅体电连接。
[0021]所述GaN衬底包括设置在所述第一导电类型漂移区内的势垒层以及与所述第一导电类型漂移区邻接的第一导电类型重掺杂层，第一导电类型重掺杂层的掺杂浓度大于第一导电类型漂移区的掺杂浓度；利用第一导电类型漂移区相应的表面形成GaN衬底的正面，利用第一导电类型重掺杂层相应的表面形成GaN衬底的背面；
[0022]元胞第一沟槽体贯穿势垒层，元胞第一沟槽体的槽底位于势垒层的下方，且源极金属与所述势垒层欧姆接触。
[0023]步骤3中，在制备得到元胞第二沟槽体后，在GaN衬底的正面进行所需的第二导电类型杂质离子注入，以在元胞第二沟槽体的槽底下方得到第二导电类型注入区，所述第二
导电类型注入区包覆元胞第二沟槽体的槽底。
[0024]在所述GaN衬底的背面进行所需的背面电极工艺，以得到所需的背面电极结构。
[0025]所述“第一导电类型”和“第二导电类型”两者中，对于N型半导体器件，第一导电类型指N型，第二导电类型为P型；对于P型半导体器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
[0026]本专利技术的优点：元胞沟槽包括元胞第一沟槽体以及垂直贯穿所述元胞第一沟槽体的元胞第二沟槽体，在元胞第二沟槽体内设置沟槽第二导电多晶硅体以及环绕包裹所述沟槽第二导电多晶硅体的沟槽第二绝缘氧化层，在所述元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；
[0027]沟槽第二导电多晶硅体起到场板的作用，可以辅助耗尽本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GaN异质结垂直半导体器件，包括GaN衬底以及制备于所述GaN衬底中心区的元胞区，GaN衬底包括第一导电类型漂移区，元胞区包括若干并联分布的元胞，且元胞区内的元胞采用沟槽结构，元胞的元胞沟槽制备于所述第一导电类型漂移区内；其特征是：在所述垂直半导体器件的截面上，元胞沟槽包括一元胞第一沟槽体以及垂直贯穿所述元胞第一沟槽体的元胞第二沟槽体，元胞第二沟槽体的宽度小于元胞第一沟槽体的宽度，且元胞第二沟槽体的槽底位于元胞第一沟槽体槽底的正下方；在元胞第二沟槽体内设置沿所述元胞第二沟槽体长度方向分布的沟槽第二导电多晶硅体以及环绕包裹所述沟槽第二导电多晶硅体的沟槽第二绝缘氧化层，在所述元胞第一沟槽体内填充有沟槽第一导电多晶硅体，所述沟槽第一导电多晶硅体分布于沟槽第二导电多晶硅体的两侧；所述沟槽第一导电多晶硅体通过覆盖元胞第一沟槽体内的沟槽第一绝缘氧化层与所述元胞第一沟槽体的内侧壁绝缘隔离；沟槽第二导电多晶硅体的底部位于元胞第一沟槽体槽底的正下方，沟槽第二导电多晶硅体通过沟槽第二绝缘氧化层与沟槽第一导电多晶硅体以及第一导电类型漂移区绝缘隔离；在所述GaN衬底正面的上方设置正面电极结构，所述正面电极结构包括源极金属以及栅极金属，其中，栅极金属与沟槽第一导电多晶硅体电连接，源极金属与沟槽第二导电多晶硅体电连接。2.根据权利要求1所述的GaN异质结垂直半导体器件，其特征是：所述GaN衬底还包括设置在所述第一导电类型漂移区上的势垒层以及与所述第一导电类型漂移区邻接的第一导电类型重掺杂层，第一导电类型重掺杂层的掺杂浓度大于第一导电类型漂移区的掺杂浓度；利用势垒层相应的表面形成GaN衬底的正面，利用第一导电类型重掺杂层相应的表面形成GaN衬底的背面；元胞第一沟槽体贯穿势垒层，元胞第一沟槽体的槽底位于势垒层的下方，且源极金属与所述势垒层电连接。3.根据权利要求1所述的GaN异质结垂直半导体器件，其特征是：在元胞第二沟槽体的槽底下方设置第二导电类型注入区，所述第二导电类型注入区包覆元胞第二沟槽体的槽底。4.根据权利要求2所述的GaN异质结垂直半导体器件，其特征是：在所述GaN衬底的正面还设置用于支撑源极金属、栅极金属的绝缘介质层，源极金属通过设置于绝缘介质层内的源极金属接触孔体与沟槽第二导电多晶硅体以及势垒层电连接，栅极金属通过设置于所述绝缘介质层内的栅极金属接触孔体与沟槽第一导电多晶硅体电连接。5.根据权利要求1至4任一项所述的GaN异质结垂直半导体器件，其特征是：还包括设置于GaN衬底背面的背面电极结构。6.根据权利要求2所述的GaN异质结垂直半导体器件，其特...

【专利技术属性】
技术研发人员：徐真逸，杨飞，吴凯，张广银，朱阳军，
申请(专利权)人：南京芯长征科技有限公司，
类型：发明
国别省市：