球栅阵列卡边缘连接器制造技术

在一个实施例中，一种卡边缘连接器包括：具有开口的壳体，第一电路板将插入该开口中；多个引脚，每个引脚具有第一端和第二端，多个引脚从开口内延伸穿过壳体的底表面，第一多个引脚的第一端与第一电路板的对应触点配接；以及多个球栅阵列(BGA)焊球，每个焊球都适配在多个引脚中的对应一个引脚的第二端处，多个引脚与第二电路板的对应导电区域配接，卡边缘连接器经由多个BGA焊球与该第二电路板的对应导电区域配接。描述并要求保护其它的实施例。电区域配接。描述并要求保护其它的实施例。电区域配接。描述并要求保护其它的实施例。

【技术实现步骤摘要】
球栅阵列卡边缘连接器


[0001]本专利技术涉及一种卡边缘连接器、系统、卡机电(CEM)连接器和配接组件的装置。

技术介绍

[0002]根据基于外围组件互连快速(PCIe)规范经由PCIe的通信发送的电信号的数据速率随着时间推移急剧增加。例如，在不到十年的时间里，PCIe数据速率从Gen3(每秒8吉比特(Gbps))增加到Gen6(64Gbps脉冲幅度调制4级(PAM4))的八倍。与此同时，平台互连中的电信号完整性要求也变得越来越严格。
[0003]许多基于PCIe的通信发生在使用卡边缘连接器(诸如卡机电(CEM)连接器)连接在一起的设备之间。过去，对于PCIe实现方式，使用通孔配接(THM)CEM连接器，并且现在采用根据PCIe卡机电规范修订版4.0(2019年9月)的PCIe 5.0，由于电气性能要求，使用表面安装技术(SMT)CEM连接器。然而，目前的SMT连接器仍然具有相对较大的覆盖区，这对性能具有直接影响。此外，焊盘的大小要求走线只能在一个方向中进入连接器，这限制了布线的灵活性，并可能导致更长的PCIe布线和电路板大小。

技术实现思路

[0004]本专利技术涉及一种卡边缘连接器，包括：具有开口的壳体，第一电路板将插入所述开口中；多个引脚，每个引脚具有第一端和第二端，多个引脚从开口内延伸穿过壳体的底表面，多个引脚中的第一端与第一电路板的对应触点配接；以及多个球栅阵列(BGA)焊球，每个焊球适配在多个引脚中的对应一个引脚的第二端处，多个引脚与第二电路板的对应导电区域配接，卡边缘连接器经由多个BGA焊球与第二电路板的对应导电区域配接。
[0005]本专利技术还涉及一种系统，包括：处理器，其适配于电路板上；电路板，其包括在其表面上的第一连接区域，电路板还包括多条信号线，以将处理器耦合到第二电路板上的一个或多个设备；以及卡边缘连接器，其经由位于卡边缘连接器的底表面处的多个焊球适配于电路板的第一连接区域，卡边缘连接器具有带有开口的壳体，第二电路板插入开口中。
[0006]本专利技术还涉及一种卡机电(CEM)连接器，包括壳体，其具有接纳第一电路板的开口；多个引脚，每个引脚具有第一端和第二端，多个引脚从开口内延伸穿过壳体的底表面，多个引脚中的每一个引脚的第一端与第一电路板的对应触点配接；以及多个焊球，每个焊球适配在多个引脚中对应一个引脚的第二端处，多个引脚与主板上的对应导电焊盘配接，CEM连接器经由多个焊球配接到主板。
[0007]本专利技术还涉及一种配接组件的装置，包括：具有开口的壳体部件，第一电路板将插入开口中；多个引脚部件，每个引脚部件具有第一端和第二端，多个引脚部件从开口内延伸穿过壳体的底表面，多个引脚部件中的第一端与第一电路板的对应触点配接；多个球栅阵列(BGA)焊球部件，每个焊球部件适配在多个引脚部件中的对应一个引脚的第二端处，多个引脚部件与第二电路板的对应导电区域配接，装置经由多个BGA焊球与第二电路板的对应导电区域配接。
附图说明
[0008]图1是根据实施例的系统布置的图示。
[0009]图2是根据实施例的系统环境的横截面视图。
[0010]图3是由互连一组组件的点对点链路组成的结构的实施例。
[0011]图4是根据实施例的片上系统设计的实施例。
[0012]图5是根据本专利技术实施例的系统的框图。
具体实施方式
[0013]在各种实施例中，卡边缘连接器可以配置有球栅阵列(BGA)焊球以提供卡边缘连接器和印刷电路板(诸如给定系统的主板)之间的互连。通过该布置，可以在卡边缘连接器内适配另一电路板(诸如附加卡)以提供高速通信，同时保持可接受的信号完整性。此外，可以实现更容易通过主板的布线，因为来自连接器覆盖区外侧的信号布线(基于趾部(toe
‑
based))和来自连接器覆盖区内侧的信号布线(基于跟部(heel
‑
based))二者都可以用于向主板上的组件传送信号/从附加卡上的组件传送信号。
[0014]现在参考图1，示出根据实施例的系统布置的图示。如图1中所示，系统100包括印刷电路板110。在各种实现方式中，电路板110可以是系统的主要主板。电路板110可以是多层电路板，该多层电路板包括内部布线互连，以及为各种系统组件提供连接，包括集成电路封装、电气组件、电源组件、连接器等。此外，电路板110提供了连接区域(通常为111)，卡边缘连接器可以适用于该连接区域。虽然该实施例是用于卡机电(CEM)连接器的实现方式，但应理解实施例不限于此。在其它实现方式中，具有BGA焊球的卡边缘连接器可以是符合固态形状因子工作组(SSFFWG，Solid State Form Factor Working Group)的U.2连接器、符合PCIe M.2规范修订版4.0(2020年11月)的M.2连接器、符合存储网络行业协会(SNIA)小型(SFF)技术工作组SFF
‑
TA
‑
1002规范的TA
‑
1002连接器，或存储器连接器，诸如双列直插式存储器模块(DIMM)连接器。此类连接器可与固态驱动器、非易失性和易失性存储器以及其它应用结合使用。这些连接器可以区别于具有SMT或THM布置的传统卡边缘连接器。
[0015]在图1中所示的高电平中，不是完整的CEM连接器，仅示出了CEM连接器的几个差分引脚对，即差分引脚120
1,2
和124
1,2
(通常引脚120、124)。如图所示，引脚120、124经由BGA焊球122
1,2
和126
1,2
固定到电路板110。焊球122、126可以由无铅锡/银/铜合金形成，并且可以经由助焊剂、引脚转移和回流工艺适用于引脚120、124。以该方式，通过信号线或布线115
1,2
和布线116
1,2
在互连到CEM连接器和系统的其它组件的设备上的电路之间提供互连。
[0016]在所示示例中，布线115可以具有基于趾部的布线并且布线116可以具有基于跟部的布线。以该方式实现了更大的灵活性。当信号走线或焊盘不在信号路径中时(只有一端连接而另一端悬空)，这称为残线(stub)。残线会引起谐振，并且从而降低信号性能。通常，基于趾部的布线留下最小的残线，而基于跟部的布线留下更大的残线。对于实施例，经由这些不同种类的信号线的通信的信号完整性可以相同或至少基本上相同。
[0017]在各种配置中，这些布线从电路板110的表面上的连接区域111内的暴露的导电材料(诸如BGA焊球122、126适用于的暴露的铜焊盘)通向其它电路，诸如作为适用于电路板110的一个或多个处理器封装或其它集成电路(IC)。注意，作为示例，这些IC可以适用于电路板110，例如借助于通孔配接(THM)、表面安装技术(SMT)或BGA连接。
[0018]借助于适用于对应引脚120、124的底部的BGA焊球122、126，可以实现更好的电性能。此外，与SMT连接器相比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种卡边缘连接器，包括具有开口的壳体，第一电路板将插入所述开口中；多个引脚，每个引脚具有第一端和第二端，所述多个引脚从所述开口内延伸穿过所述壳体的底表面，所述多个引脚中的所述第一端与所述第一电路板的对应触点配接；以及多个球栅阵列(BGA)焊球，每个焊球适配在所述多个引脚中的对应一个引脚的所述第二端处，所述多个引脚与第二电路板的对应导电区域配接，所述卡边缘连接器经由所述多个BGA焊球与所述第二电路板的对应导电区域配接。2.根据权利要求1所述的卡边缘连接器，其中，所述卡边缘连接器包括BGA连接器。3.根据权利要求2所述的卡边缘连接器，其中，所述BGA连接器包括外围组件互连快速(PCIe)连接器以接收包括PCIe电路板的第一电路板。4.根据权利要求1所述的卡边缘连接器，其中，所述卡边缘连接器适用于所述第二电路板的边缘部分，所述第二电路板包括主板。5.根据权利要求1所述的卡边缘连接器，其中：所述多个引脚的至少第一部分与所述第二电路板的第一对应导电区域耦合，跟部布线信号线连接到所述第二电路板的第一对应导电区域；以及所述多个引脚的至少第二部分与所述第二电路板的第二对应导电区域耦合，趾部布线信号线连接到所述第二电路板的第二对应导电区域。6.根据权利要求5所述的卡边缘连接器，其中，所述卡边缘连接器用于实现适用于所述第一电路板的至少一个存储器设备与适用于所述第二电路板的处理器之间的通信。7.一种系统，包括：处理器，其适配于电路板上；电路板，其包括在其表面上的第一连接区域，所述电路板还包括多条信号线，以将所述处理器耦合到第二电路板上的一个或多个设备；以及卡边缘连接器，其经由位于所述卡边缘连接器的底表面处的多个焊球适配于所述电路板的所述第一连接区域，所述卡边缘连接器具有带有开口的壳体，所述第二电路板插入所述开口中。8.根据权利要求7所述的系统，其中，所述卡边缘连接器还包括多个引脚，每个引脚具有第一端和第二端，所述多个引脚从所述开口内延伸穿过所述底表面，所述多个引脚的所述第一端与所述第二电路板的对应触点配接。9.根据权利要求8所述的系统，其中，所述多个焊球包括多个球栅阵列(BGA)焊球，每个焊球适用于所述多个引脚中的对应一个引脚的所述第二端，所述多个引脚中的每个引脚经由所述多个BGA焊球中的一个BGA焊球耦合到所述第一连接区域的对应导电焊盘。10.根据权利要求8所述的系统，其中：所述多个引脚的至少第一部分与所述第一连接区域的第一对应导电焊盘耦合，来自所述卡边缘连接器的覆盖区内的第一信号线连接到所述第一连接区域的第一对应导电焊盘；以及所述多个引脚的至少第二部分与所述第一连接区域的第二对应导电焊盘耦合，来自所述卡边缘连接器的所述覆盖区外侧的第二信号线连接到所述第一连接区域的第二对应导电焊盘。
11.根据权利要求10所述的系统，其中，所述卡边缘连接器以至少每秒64吉比特的数据速率传送信号。12.根据权利要求7所述的系统，还包括适用于所述第二电路板的一个或多个存储器设备。13.根据权利要...

【专利技术属性】
技术研发人员：刘沫，李祥，S，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：