一种基于FPGA实现投影神经动力学优化算法的电路制造技术

本实用新型专利技术公开了一种基于FPGA实现投影神经动力学优化算法的电路，包括计数器、加法器和比较器，与若干个寄存器和多路选择器，以及与寄存器连接的触发器，其特征在于：所述触发器还连接有数据分配器，所述寄存器和触发器并联接入数字电路，所述寄存器和触发器与加法器组成加法电路，所述寄存器和触发器与比较器组成比较电路。本实用新型专利技术首次提出用FPGA来实现神经动力学优化算法，搭建电路使其具有了现实意义，能够应用于多种场景；将算法进行离散化使得FPGA的实现更为容易，设计电路时充分发挥FPGA的优势，数据的并行处理也大大提高了电路的运算能力，使其能够更快达到最优值。而考虑定点数作为数据定义类型，也极大的节约了电路的资源。路的资源。路的资源。

【技术实现步骤摘要】
一种基于FPGA实现投影神经动力学优化算法的电路


[0001]本技术涉及投影神经动力学优化算法
，具体为一种基于FPGA实现投影神经动力学优化算法的电路。

技术介绍

[0002]目前关于神经动力学优化方法的理论种类繁多，在人工智能，神经网络，智能电网等方面均有应用，而在智能微电网应用背景下，有关能源相应，经济调度等问题，国内外也有大量学者提出了相应算法，虽然算法种类繁多，但是难以通过硬件实现，为此，我们提供了一种基于FPGA实现投影神经动力学优化算法的电路。

技术实现思路

[0003]本技术的目的在于提供一种基于FPGA实现投影神经动力学优化算法的电路，以解决上述
技术介绍
中提出的问题。
[0004]为实现上述目的，本技术提供如下技术方案：一种基于FPGA实现投影神经动力学优化算法的电路，包括计数器、加法器和比较器，与若干个寄存器和多路选择器，以及与寄存器连接的触发器，所述触发器还连接有数据分配器，所述寄存器和触发器并联接入数字电路，所述寄存器和触发器与加法器组成加法电路，所述寄存器和触发器与比较器组成比较电路，所述寄存器和触发器与数据分配器组成数据分配电路。
[0005]优选的，所述触发器连接有计数器、加法器或比较器其中任意一种或几种。
[0006]一种基于FPGA实现投影神经动力学优化算法的电路，还包括优化算法模块，优化算法模块用于通过优化算法增强数字电路的运行效率。
[0007]优选的，所述优化算法：
[0008][0009]其中问题的目标函数为f(x)＝x2+x+1，
[0010]算法中的投影
[0011]考虑FPGA是利用数字电路搭建工程，利用欧拉法对算法进行离散化再代入数据有：
[0012]x
k+1
＝x
k
+δ[
‑
x
k
+P
Ω
(1
‑
x
k
)][0013]其中δ为迭代的步长。
[0014]与现有技术相比，本技术的有益效果如下：
[0015]本技术首次提出用FPGA来实现神经动力学优化算法，搭建电路使其具有了现实意义，能够应用于多种场景；将算法进行离散化使得FPGA的实现更为容易，设计电路时充分发挥FPGA的优势，数据的并行处理也大大提高了电路的运算能力，使其能够更快达到最优值。而考虑定点数作为数据定义类型，也极大的节约了电路的资源。
附图说明
[0016]图1为本技术电路的设计示意图；
[0017]图2为本技术电路的具体搭建结构示意图。
[0018]图中：1、寄存器；2、加法器；3、比较器；4、计数器；5、数据分配器。
具体实施方式
[0019]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。
[0020]实施案例一
[0021]如附图1所示，本技术提供一种技术方案：一种基于FPGA实现投影神经动力学优化算法的电路，包括计数器、加法器和比较器，与若干个寄存器和多路选择器，以及与寄存器连接的触发器，所述触发器还连接有数据分配器，所述寄存器和触发器并联接入数字电路，所述寄存器和触发器与加法器组成加法电路，所述寄存器和触发器与比较器组成比较电路，所述寄存器和触发器与数据分配器组成数据分配电路，所述触发器连接有计数器、加法器或比较器其中任意一种或几种。
[0022]实施例二
[0023]下面结合具体的工作方式对实施例一中的方案进行进一步的介绍，详见下文描述：
[0024]如图1和图2所示，一种基于FPGA实现投影神经动力学优化算法的电路，还包括优化算法模块，优化算法模块用于通过优化算法增强数字电路的运行效率。
[0025]该优化算法：
[0026][0027]其中问题的目标函数为f(x)＝x2+x+1，
[0028]算法中的投影
[0029]考虑FPGA是利用数字电路搭建工程，利用欧拉法对算法进行离散化再代入数据有：
[0030]x
k+1
＝x
k
+δ[
‑
x
k
+P
Ω
(1
‑
x
k
)][0031]其中δ为迭代的步长。
[0032]该基于投影神经动力学优化算法的数字电路的工作原理：本专利技术考虑通过一个d触发器的复位值作为输入x0，触发器的输出为x1；将此输出值x1作为输入输入到数据分配器，与投影算子中的上下界作比较进行数据分配，三组输出结果00，01，10分别代表了三个不同的计算电路，分别对应投影中(1)x<d，(2)d<x<h，(3)x>h三种情况；在进行电路的计算前，判断计数器的计数次数是否小于1000，以达到算法的迭代计算执行小于等于1000次的限制，在计数器的参数count小于等于一千时，计算在三个电路中来回切换；计算电路中，对算法里的上下界的值以及算法的迭代步长以及所需要用到的带符号参数均通过不同的寄
存器进行寄存，在电路需要的地方直接调用；三组计算电路结构类似，参数不同，其中主要包括加、乘操作，乘法也是移位相加的方法进行处理，所以电路中只有加法器，我们设定用带符号定点数进行数据的表示和运算，设定收敛条件，将最后的值进行输出即可。
[0033]尽管已经示出和描述了本技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本技术的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本技术的范围由所附权利要求及其等同物限定。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA实现投影神经动力学优化算法的电路，包括计数器、加法器和比较器，与若干个寄存器和多路选择器，以及与寄存器连接的触发器，其特征在于：所述触发器还连接有数据分配器，所述寄存器和触发器并联接入数字电路，所述寄存器和触发器与加法器组成加法电路，所述寄存器和触发器与比较器组成比较电路，所述寄存器和触发器与数据分配器组成数据分配电路。2.根据权利要求1所述的一种基于FPGA实现投影神经动力学优化算法的电路，其特征在于，所述触发器连接有计数器、加法器或比较器其中任意一种或几种。3.根据权利要求1所述的一种基于FPGA实现投影神经动力学优化算法的电路，其特征在于，还...

【专利技术属性】
技术研发人员：肖人峰，何兴，
申请(专利权)人：西南大学，
类型：新型
国别省市：