一种具有载流子存储层的沟槽栅IGBT器件制造技术

本发明专利技术涉及功率半导体晶体管技术领域，提供一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极、集电极区、缓冲层、外延层、载流子存储层，在载流子存储层的表面设有互相平行的沟槽，沟槽内设有发射极多晶硅与第一栅极多晶硅，所述第一栅极多晶硅位于发射极多晶硅的上方，在沟槽水平延伸的方向上，在相邻的沟槽之间的区域的上表面，发射区、P型体区、载流子存储层、P型体区依次循环分布，所述发射区和P型体区与发射极金属电极欧姆接触，所述第一栅极多晶硅的下表面与载流子存储层的上表面之间的距离小于P型体区的下表面与载流子存储层的上表面之间的距离，本发明专利技术能够降低饱和电流，具有优秀的短路能力。具有优秀的短路能力。具有优秀的短路能力。

【技术实现步骤摘要】
一种具有载流子存储层的沟槽栅IGBT器件


[0001]本专利技术主要涉及功率半导体晶体管
，具体涉及一种具有载流子存储层的沟槽栅IGBT器件。

技术介绍

[0002]绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor, IGBT）是由双极结型三极管（Bipolar Junction Transistor, BJT）和金属氧化物半导体场效应晶体管（Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor, MOSFET）组成的复合全控型电压驱动式功率半导体器件，同时具备MOSFET与双极结型三极管的特点，具有良好的通态电流和开关损耗之间的折中关系。与其它类型的功率器件相比，IGBT具有高正向导通电流密度和低导通压降、驱动电路简单、可控性好、安全工作区大等优点。经过三十多年的发展和研究，IGBT技术已经达到了很高的水平。IGBT转换器广泛应用于诸如输电系统（高压直流传输和无线电力传输），运输（铁路，磁浮列车和航空航天）和工业应用（变速驱动）等各种应用。
[0003]IGBT正向导通时，集电极会注入大量非平衡载流子来形成电导调制效应，大大降低导通压降，这也导致器件关断时，耐压区过剩的少数载流子需要一段时间才能抽取消失，从而使得IGBT关断速度较慢，关断损耗较高。为进一步改善IGBT正向导通压降和关断损耗的折中性能，可采用发射极载流子增强技术，传统载流子增强技术所采用的结构为带载流子存储层（Carrier Stored Layer, CSL）的IGBT器件。1996年Mitsubishi公司把N型外延层上部分建立空穴屏障同沟槽栅极结构结合，提出在沟槽栅IGBT的P型体区与N型外延层之间引入N型掺杂的载流子存储层这一结构，其中载流子存储层掺杂浓度要高于外延层掺杂浓度，并将这种结构命名为存储势垒沟槽栅极双极晶体管（Carrier Stored Trench Gate Bipolar Transistor, CSTBT）。这是 IGBT 中应用载流子增强技术的一种常用结构，器件正向导通时，外延层与载流子存储层之间的N
‑
N+结会建立起扩散电势阻碍空穴的流出，因此载流子存储层下方存在空穴的堆积。当空穴数量大于电子的数量时，该区域的N型外延层将不能维持电荷平衡条件，为了维持等离子体的平衡，IGBT器件发射极会注入更多的电子流过P型体区内的反型层沟道到该区域，提高了发射极的载流子注入率，这相当于使外延层中靠近发射极一侧的载流子浓度局部增加，降低了器件的导通压降。采用载流子存储层结构的IGBT器件提高了发射极的注入效率，从而可以降低集电极的注入效率来获得相同的导通压降，这样，IGBT在关断时，由于集电极注入的载流子效率变低，关断时间就可以被大大降低，关断损耗也降低。
[0004]具有载流子存储层结构的IGBT器件，随着载流子存储层浓度的提高，器件将获得更优的性能。但是，当载流子存储层浓度增加时，由于载流子存储层中N型掺杂的扩散，P型体区的结深会变浅，沟道长度变得很短，这导致IGBT的饱和电流过高，缩小了IGBT的短路安全工作区。虽然可以通过提高P型体区底部的掺杂浓度来抑制载流子存储层中N型掺杂的扩散，但是这同样会导致器件阈值电压的增加，所以这种方案实施的难度较高。另一种方法就
是减少IGBT的沟道的数量，虽然饱和电流下降了，但是导通压降上升，导致能耗上升。因此，在现有高密度沟槽栅IGBT工艺和保持载流子存储层结构的基础上，需要提出一种新型沟槽栅IGBT结构，用于解决现有沟槽栅IGBT器件沟道长度缩短的问题。

技术实现思路

[0005]本专利技术针对上述问题，提供一种具有载流子存储层的沟槽栅IGBT功率半导体晶体管，具体涉及一种具有低饱和电流与优秀的短路能力的沟槽栅IGBT器件，特别适用于智能功率模块、新能源电动车电机驱动系统、电焊机等大功率系统中。
[0006]本专利技术提供如下结构技术方案：一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极、集电极区、缓冲层、外延层、载流子存储层，在载流子存储层的上表面设有互相平行的沟槽，所述沟槽向下纵向延伸穿透载流子存储层进入外延层内，沟槽内设有发射极多晶硅与第一栅极多晶硅，所述第一栅极多晶硅位于发射极多晶硅的上方，所述第一栅极多晶硅与沟槽侧壁之间设有第一栅氧层，所述发射极多晶硅与沟槽侧壁与底壁之间设有氧化层，所述第一栅极多晶硅与发射极多晶硅之间设有绝缘介质；在沟槽水平延伸的方向上，在相邻的沟槽之间的载流子存储层内间隔设置P型体区，在每个P型体区内设置N型重掺杂的发射区，使得在相邻的沟槽之间的区域的上表面，发射区、P型体区、载流子存储层、P型体区依次循环分布，所述发射区和P型体区与发射极金属电极欧姆接触；所述第一栅极多晶硅的下表面与载流子存储层的上表面之间的距离小于P型体区的下表面与载流子存储层的上表面之间的距离。
[0007]进一步地，在沟槽水平延伸的方向上，发射区与载流子存储层之间的P型体区宽度为A，在沟槽纵向延伸的方向上，发射区与载流子存储层之间的P型体区宽度为B，宽度A大于宽度B。
[0008]进一步地，所述P型体区下层的P型杂质的掺杂浓度高于上层。
[0009]进一步地，在所述载流子存储层与P型体区上表面的上方设有第二栅氧层，且在所述第二栅氧层的上方设有第二栅极多晶硅。
[0010]进一步地，所述第一栅极多晶硅与第二栅极多晶硅接栅极电位，所述发射极多晶硅接发射极电位。
[0011]进一步地，所述第一栅氧层、氧化层、绝缘介质和第二栅氧层由二氧化硅或氮化硅构成。
[0012]与现有技术相比，本专利技术具有如下优点：（1）本专利技术的沟道长度可通过P型体区与发射区的注入窗口进行精确调控，通过增加沟道长度，使器件在导通压降不变的条件下，降低饱和电流；（2）本专利技术的P型体区下层的掺杂浓度高于上层，所以本专利技术在耐压状态时漏电更小；（3）本专利技术结构的第一栅极多晶硅的下方设置发射极多晶硅，这形成了屏蔽栅结构，本专利技术的寄生电容会明显小于传统的具有载流子存储层的沟槽栅IGBT。
附图说明
[0013]图1所示为本专利技术实施例1的三维立体图。
[0014]图2所示为本专利技术实施例2的三维立体图。
[0015]图3所示为传统的具有载流子存储层的沟槽栅IGBT器件三维立体图。
具体实施方式
[0016]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
[0017]实施例1一种具有载流子存储层的沟槽栅IGBT器件，如图1所示，从下至上依次设置集电极金属电极1、集电极区2、缓冲层3、外延层4和载流子存储层6本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有载流子存储层的沟槽栅IGBT器件，从下至上依次设置集电极金属电极（1）、集电极区（2）、缓冲层（3）、外延层（4）、载流子存储层（6），在载流子存储层（6）的上表面设有互相平行的沟槽（5），所述沟槽（5）向下纵向延伸穿透载流子存储层（6）进入外延层（4）内，其特征在于，沟槽（5）内设有发射极多晶硅（7）与第一栅极多晶硅（9），所述第一栅极多晶硅（9）位于发射极多晶硅（7）的上方，所述第一栅极多晶硅（9）与沟槽（5）侧壁之间设有第一栅氧层（12），所述发射极多晶硅（7）与沟槽（5）侧壁与底壁之间设有氧化层（13），所述第一栅极多晶硅（9）与发射极多晶硅（7）之间设有绝缘介质（14）；在沟槽（5）水平延伸的方向上，在相邻的沟槽（5）之间的载流子存储层（6）内间隔设置P型体区（8），在每个P型体区（8）内设置N型重掺杂的发射区（10），使得在相邻的沟槽（5）之间的区域的上表面，发射区（10）、P型体区（8）、载流子存储层（6）、P型体区（8）依次循环分布，所述发射区（10）和P型体区（8）与发射极金属电极（11）欧姆接触；所述第一栅极多晶硅（9）的下表面与载流子存储层（6）的上表面之间的距离小于P型体区（8）的下表...

【专利技术属性】
技术研发人员：朱袁正，周锦程，李宗清，杜丽娜，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：