一种半导体器件及其制备方法技术

本发明专利技术提供一种半导体器件及其制备方法，该半导体器件的制备方法包括以下步骤：提供一包括半导体层、隔离结构、有源区及栅极结构的半导体结构；于半导体结构的上表面依次形成阻挡层及位于阻挡层上表面的光阻层；形成位于光阻层中的第一开口，第一开口的底部显露出阻挡层，基于第一开口于有源区的上表层形成阱区，并去除第一开口底部的阻挡层以形成位于阻挡层中的第二开口；去除光阻层，并基于第二开口形成源漏区，源漏区位于栅极结构与隔离层之间的阱区的上表层；去除阻挡层。本发明专利技术通过于半导体结构的上表面及光阻层之间形成一层阻挡层，避免了形成阱区过程中造成器件等离子体损伤及形成源漏区过程中工艺稳定性差的问题。伤及形成源漏区过程中工艺稳定性差的问题。伤及形成源漏区过程中工艺稳定性差的问题。

【技术实现步骤摘要】
一种半导体器件及其制备方法


[0001]本专利技术属于半导体制造领域，涉及一种半导体器件及其制备方法。

技术介绍

[0002]双扩散MOS(Double Diffused MOS，简称DMOS)晶体管是针对大电流，高电压而优化设计的。为了提高击穿电压而将这类元件设计成长沟道结构。将几个元件并联来实现大电流(低的导通电阻)和高能量密度。
[0003]BCD(Bipolar CMOS DMOS，简称BCD)是一种单片集成工艺技术。1986年由意法半导体(ST)公司率先研制成功，这种技术能够在同一芯片上制作双极晶体管(Bipolar transistor)、CMOS(Complementary Metal Oxide Semiconductor)和DMOS器件，称为BCD工艺。BCD工艺把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导和强负载驱动能力及CMOS集成度高和低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，它集成了DMOS功率器件，而DMOS功率器件是针对大电流，高电压而优化设计的，DMOS可以在开关模式下工作，功耗极低。不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的一个主要优点之一。整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性，被广泛用于无线充电器(Wireless Charger)、以太网供电(PoE)、USB功率传输控制器(USB Type
‑
C PD controller)、智能设备(Smart Devices)、汽车(Automotive)、电动自行车(eBike)及数据中心(Data Center)等。
[0004]目前，在BCD工艺中MOS(Metal Oxide Semiconductor)器件的阱区及源漏区的形成过程中，首先是在形成光阻后对阱进行曝光显影，离子注入，形成阱区后，然后通过各向异性的干法刻蚀对剩余的光阻层(Photoresist，简称PR)进行干法刻蚀处理(PR trimming)，使得降低光阻层的厚度及尺寸，再通过离子注入形成轻掺杂漏(Lightly Doped Drain，简称LDD)以形成源漏区，最后采用刻蚀的方法去除光阻，但实际效果并不佳，既增加了清洗的难度，同时会造成器件的等离子损伤，光阻层的干法刻蚀处理过程的稳定性较差，影响器件的性能和良率。
[0005]因此，急需寻找一种避免造成半导体器件等离子损伤及提高器件性能与良率的半导体器件的制备方法。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件及其制备方法，用于解决现有技术中MOS器件形成阱区过程中造成器件的等离子体损伤的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供了一种半导体器件的制备方法，包括以下步骤：
[0008]提供一半导体结构，所述半导体结构包括半导体层、位于所述半导体层中的隔离结构、位于所述隔离结构之间的有源区及侧壁距离所述隔离结构预设距离的栅极结构；
[0009]于所述半导体结构的上表面依次形成阻挡层及位于所述阻挡层上表面的光阻层，所述阻挡层覆盖所述栅极结构；
[0010]形成第一开口于所述光阻层中，所述第一开口的底部显露出所述阻挡层，基于所述第一开口于所述有源区的上表层形成第一导电类型阱区，并去除所述第一开口底部的所述阻挡层以形成位于所述阻挡层中的第二开口，所述第二开口的底部显露出所述有源区及所述栅极结构；
[0011]去除所述光阻层，并基于所述第二开口形成第二导电类型源漏区，所述源漏区位于所述栅极结构与所述隔离结构之间的所述阱区的上表层；
[0012]去除所述阻挡层。
[0013]可选地，形成所述阻挡层的方法包括涂布。
[0014]可选地，所述阻挡层的厚度范围为
[0015]可选地，所述阻挡层的材质包括抗反射层。
[0016]可选地，去除所述第一开口底部的所述阻挡层的方法包括干法刻蚀及湿法刻蚀中的一种。
[0017]可选地，形成所述阱区的方法包括离子注入。
[0018]可选地，形成所述源漏区的方法包括离子注入。
[0019]可选地，形成所述源漏区的离子注入的能量范围为3KeV～150KeV，形成所述源漏区的离子注入的剂量范围为1.0
×
10
13
/cm2～7
×
10
14
/cm2。
[0020]可选地，形成所述源漏区的离子注入角度范围为15
°
～75
°
。
[0021]本专利技术还提供了一种半导体器件，所述半导体器件是采用上述所述的半导体器件的制备方法制备得到。
[0022]如上所述，本专利技术的半导体器件及其制备方法通过于所述半导体结构的上表面形成所述阻挡层，于所述阻挡层的上表面形成所述光阻层，并于所述光阻层中形成所述第一开口，再基于所述第一开口于所述半导体层中形成所述阱区，利用所述阻挡层的阻挡，避免了所述阱区形成的过程中，等离子体直接与所述有源区接触，对所述有源区造成等离子体损伤的风险；基于所述第一开口于所述阻挡层中形成第二开口并去除所述光阻层，再利用所述阻挡层作为遮蔽层，基于所述第二开口形成所述源漏区，提高了工艺的稳定性，提升了产品的性能及良率，避免了利用所述光阻层作为遮蔽层来形成所述源漏区时，刻蚀所述光阻层以降低所述光阻层的厚度及尺寸过程中，所述光阻层的厚度及尺寸稳定性较差的问题，同时也避免了利用光阻层作为遮蔽层时清洗难度大的问题，具有高度产业利用价值。
附图说明
[0023]图1显示为本专利技术的半导体器件的制备方法的工艺流程图。
[0024]图2显示为本专利技术的半导体器件的制备方法的半导体结构的剖面结构示意图。
[0025]图3显示为本专利技术的半导体器件的制备方法的形成阻挡层后的剖面结构示意图。
[0026]图4显示为本专利技术的半导体器件的制备方法的形成光阻层后的剖面结构示意图。
[0027]图5显示为本专利技术的半导体器件的制备方法的图案化光阻层后的剖面结构示意图。
[0028]图6显示为本专利技术的半导体器件的制备方法的形成阱区后的剖面结构示意图。
[0029]图7显示为本专利技术的半导体器件的制备方法的形成第二开口后的剖面结构示意图。
[0030]图8显示为本专利技术的半导体器件的制备方法的去除光阻层后的剖面结构示意图。
[0031]图9显示为本专利技术的半导体器件的制备方法的形成源漏区后的剖面结构示意图。
[0032]图10显示为本专利技术的半导体器件的制备方法的去除阻挡层后的剖面结构示意图。
[0033]元件标号说明
[0034]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体结构
[0035]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体层
[0036]12...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：提供一半导体结构，所述半导体结构包括半导体层、位于所述半导体层中的隔离结构、位于所述隔离结构之间的有源区及侧壁距离所述隔离结构预设距离的栅极结构；于所述半导体结构的上表面依次形成阻挡层及位于所述阻挡层上表面的光阻层，所述阻挡层覆盖所述栅极结构的显露表面；形成第一开口于所述光阻层中，所述第一开口的底部显露出所述阻挡层，基于所述第一开口于所述有源区的上表层形成第一导电类型阱区，并去除所述第一开口底部的所述阻挡层以形成位于所述阻挡层中的第二开口，所述第二开口的底部显露出所述有源区及所述栅极结构；去除所述光阻层，并基于所述第二开口形成第二导电类型源漏区，所述源漏区位于所述栅极结构与所述隔离结构之间的所述阱区的上表层；去除所述阻挡层。2.根据权利要求1所述的半导体器件的制备方法，其特征在于：形成所述阻挡层的方法包括涂布。3.根据权利要求1所述的半导体器件的制备方法，其特征在于：所述阻挡层的厚度范围为4.根据权利要求1所述的半导体器件的制备方法，其特征在于：所述阻挡...

【专利技术属性】
技术研发人员：独虎，叶蕾，黄永彬，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：