嵌入式闪存存储器制造技术

本发明专利技术提供一种嵌入式闪存存储器，包括第一导电层，所述第一导电层的第一导电部位于位线上并与所述位线电性连接，第一导电层的第二导电部位于所述字线上并与所述字线电性连接；第二导电层，位于所述第一导电层上，所述第二导电层包括同层设置且相互分离的至少两个第三导电部，所述第三导电部位于控制栅上并与控制栅电性连接。如此设置，仅需两层导电层即可实现位线、字线和控制栅与外部电路的电性连接，减少了嵌入式闪存存储器中的导电层，降低了成本，并且由于仅采用了两层导电层，且两层导电层中仅第一导电层的设计规则最紧凑，易于与逻辑工艺兼容。与逻辑工艺兼容。与逻辑工艺兼容。

【技术实现步骤摘要】
嵌入式闪存存储器


[0001]本专利技术涉及半导体
，特别涉及一种嵌入式闪存存储器。

技术介绍

[0002]在嵌入式闪存存储器中，通常需要形成互连结构来实现嵌入式闪存存储器中的各个器件的电性连接。互连结构中，通常会有多层导电层，通过该导电层来实现电性连接。在现有的嵌入式闪存存储器中，为了实现字线、控制栅以及位线与外部电路之间的电性连接，通常需要三层导电层，并且随着嵌入式闪存存储器的微缩，会出现与逻辑工艺不易兼容的情况。

技术实现思路

[0003]本专利技术的目的在于提供一种嵌入式闪存存储器，以减少嵌入式闪存存储器中的导电层并实现与逻辑工艺兼容。
[0004]为解决上述技术问题，本专利技术提供一种嵌入式闪存存储器，所述嵌入式闪存存储器包括：
[0005]衬底,所述衬底上形成有控制栅；
[0006]字线，位于所述衬底上并贯穿所述控制栅，所述字线的顶面高于所述控制栅的顶面；
[0007]位线，位于所述衬底上并位于所述控制栅远离所述字线的一侧；
[0008]第一导电层，包括同层设置且相互分离的至少两个第一导电部和至少两个第二导电部，所述第一导电部位于所述位线上并与所述位线电性连接，所述第二导电部位于所述字线上并与所述字线电性连接；
[0009]第二导电层，位于所述第一导电层上，所述第二导电层包括同层设置且相互分离的至少两个第三导电部，所述第三导电部位于所述控制栅上并与所述控制栅电性连接。
[0010]可选的，在所述的嵌入式闪存存储器中，所述嵌入式闪存存储器还包括金属硅化物层，所述金属硅化物层位于所述字线的顶部，所述字线通过所述金属硅化物层与所述第二导电部电性连接。
[0011]可选的，在所述的嵌入式闪存存储器中，所述金属硅化物层的两端部上各设置有一个所述第二导电部。
[0012]可选的，在所述的嵌入式闪存存储器中，所述嵌入式闪存存储器还包括至少两个第一导电插塞，所述第一导电插塞位于所述金属硅化物层与所述第二导电部之间，所述第二导电部通过所述第一导电插塞与所述金属硅化物层电性连接。
[0013]可选的，在所述的嵌入式闪存存储器中，所述第一导电层还包括连接部，所述连接部与所述第一导电部和所述第二导电部同层设置，所述连接部位于所述控制栅上，所述第三导电部通过所述连接部与所述控制栅电性连接。
[0014]可选的，在所述的嵌入式闪存存储器中，所述嵌入式闪存存储器还包括自下而上
依次层叠的第一层间介质层、第二层间介质层和第三层间介质层，所述第一层间介质层覆盖所述金属硅化物层、所述控制栅、所述位线以及所述衬底；所述第一导电插塞位于所述第一层间介质层中，所述第一导电部、所述第二导电部以及所述连接部均位于所述第二层间介质层中，所述第三导电部位于所述第三层间介质层中。
[0015]可选的，在所述的嵌入式闪存存储器中，所述嵌入式闪存存储器还包括位于所述第一层间介质层中的至少两个第二导电插塞，所述第二导电插塞位于所述控制栅与所述连接部之间，所述连接部通过所述第二导电插塞与所述控制栅电性连接。
[0016]可选的，在所述的嵌入式闪存存储器中，所述嵌入式闪存存储器还包括位于所述第三介质层中的至少两个第三导电插塞，所述第三导电插塞位于所述第三导电部与所述连接部之间，所述第三导电部通过所述第三导电插塞与所述连接部电性连接。
[0017]可选的，在所述的嵌入式闪存存储器中，所述第一层间介质层的材料、所述第二层间介质层的材料和所述第三介质层的材料均为氧化硅和/或氮化硅。
[0018]可选的，在所述的嵌入式闪存存储器中，所述第一导电层的材料与所述第二导电层的材料均为铜或者铝。
[0019]在本专利技术提供的嵌入式闪存存储器中，所述嵌入式闪存存储器包括第一导电层，所述第一导电层的第一导电部位于位线上并与所述位线电性连接，第一导电层的第二导电部位于字线上并与所述字线电性连接；第二导电层，位于所述第一导电层上，所述第二导电层包括同层设置且相互分离的至少两个第三导电部，所述第三导电部位于所述控制栅上并与控制栅电性连接。由于所述位线与所述第一导电层的第一导电部电性连接，所述字线与所述第一导电层的第二导电部电性连接，以及所述控制栅与所述第二导电层的第三导电部电性连接，因此，仅需两层导电层即可实现位线、字线和控制栅与外部电路的电性连接，减少了嵌入式闪存存储器中的导电层，降低了成本，并且由于仅采用了两层导电层，且两层导电层中仅第一导电层的设计规则最紧凑，易于与逻辑工艺兼容。
附图说明
[0020]图1是本专利技术实施例的嵌入式闪存存储器的结构示意图；
[0021]图2是本专利技术实施例的嵌入式闪存存储器的剖面示意图；
[0022]其中，附图标记说明如下：
[0023]100
‑
衬底；101
‑
控制栅；102
‑
字线；103
‑
位线；104
‑
浮栅；110
‑
第一导电部；111
‑
第二导电部；112
‑
连接部；120
‑
第三导电部；130
‑
金属硅化物层；140
‑
第一导电插塞；150
‑
第二导电插塞；160
‑
第三导电插塞；170
‑
第一层间介质层；180
‑
第二层间介质层；190
‑
第三层间介质层。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术提出的嵌入式闪存存储器作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]图1是本专利技术实施例的嵌入式闪存存储器的结构示意图。如图1所示，本实施例提供一种嵌入式闪存存储器，所述嵌入式闪存存储器包括：衬底100,所述衬底100上形成有控
制栅101；字线102，位于所述衬底100上并贯穿所述控制栅101，所述字线102的顶面高于所述控制栅101的顶面；位线103，位于所述衬底100上并位于所述控制栅101远离所述字线102的一侧；第一导电层，包括同层设置且相互分离的至少两个第一导电部110和至少两个第二导电部111，所述第一导电部110位于所述位线103上并与所述位线103电性连接，所述第二导电部111位于所述字线102上并与所述字线102电性连接；第二导电层，位于所述第一导电层上，所述第二导电层包括同层设置且相互分离的至少两个第三导电部120，所述第三导电部120位于所述控制栅101上并与控制栅101电性连接。
[0026]由于所述位线103与所述第一导电层的第一导电部110电性连接，所述字线102与所述第一导电层的第二导电部111电性连接，以及所述控制栅101与所述第二导电层的第三导电部120电性连接，因此，仅需两层导电层即可实现位线10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种嵌入式闪存存储器，其特征在于，所述嵌入式闪存存储器包括：衬底,所述衬底上形成有控制栅；字线，位于所述衬底上并贯穿所述控制栅，所述字线的顶面高于所述控制栅的顶面；位线，位于所述衬底上并位于所述控制栅远离所述字线的一侧；第一导电层，包括同层设置且相互分离的至少两个第一导电部和至少两个第二导电部，所述第一导电部位于所述位线上并与所述位线电性连接，所述第二导电部位于所述字线上并与所述字线电性连接；第二导电层，位于所述第一导电层上，所述第二导电层包括同层设置且相互分离的至少两个第三导电部，所述第三导电部位于所述控制栅上并与所述控制栅电性连接。2.如权利要求1所述的嵌入式闪存存储器，其特征在于，所述嵌入式闪存存储器还包括金属硅化物层，所述金属硅化物层位于所述字线的顶部，所述字线通过所述金属硅化物层与所述第二导电部电性连接。3.如权利要求2所述的嵌入式闪存存储器，其特征在于，所述金属硅化物层的两端部上各设置有一个所述第二导电部。4.如权利要求2所述的嵌入式闪存存储器，其特征在于，所述嵌入式闪存存储器还包括至少两个第一导电插塞，所述第一导电插塞位于所述金属硅化物层与所述第二导电部之间，所述第二导电部通过所述第一导电插塞与所述金属硅化物层电性连接。5.如权利要求4所述的嵌入式闪存存储器，其特征在于，所述第一导电层还包括连接部，所述连接部与所述第一导电部和所述第二导电部同层设...

【专利技术属性】
技术研发人员：周海洋，刘宪周，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：