半导体封装体制造技术

本公开实施例提供一种半导体封装体。半导体封装体包括第一集成电路裸片、第二集成电路裸片以及整合后端结构。第一集成电路裸片具有第一后端结构，且第二集成电路裸片具有第二后端结构。整合后端结构具有与第一后端结构和第二后端结构直接接触的第一侧。在一些实施例中，基底设置在整合后端结构的第二侧，以支撑第一集成电路裸片和第二集成电路裸片。第一集成电路裸片和第二集成电路裸片。第一集成电路裸片和第二集成电路裸片。

【技术实现步骤摘要】
半导体封装体


[0001]本公开实施例涉及一种半导体封装体，尤其涉及一种包括与第一后端结构和第二后端结构直接接触的整合后端结构的半导体封装体。

技术介绍

[0002]通过不断缩小最小特征尺寸，半导体产业持续改良各种电子元件(即晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多元件以至于更多功能整合到给定的区域。每个集成电路裸片可包括许多输入/输出垫以与要和集成电路裸片一起封装的其他元件形成内连线。中介层通常用于在半导体封装体中的两个或多个集成电路裸片之间提供输入/输出。然而，因集成密度增加，仅通过中介层来连接集成电路裸片可能变得具有挑战性。

技术实现思路

[0003]本公开实施例提供一种半导体封装体，包括：第一集成电路裸片、第二集成电路裸片以及整合后端结构。第一集成电路裸片具有第一后端结构，且第二集成电路裸片具有第二后端结构。整合后端结构具有与第一后端结构和第二后端结构直接接触的第一侧。
[0004]本公开实施例提供一种半导体封装体，包括：并排放置的两个或更多个集成电路裸片以及具有与两个或更多个集成电路直接接触的一侧的多个介电层。两个或更多个集成电路裸片中的每一者包括沿其周缘延伸的第一保护环结构。多个介电层包括从第一保护环结构延伸穿过多个介电层的第二保护环结构。第二保护环结构包括在多个介电层的其中一者中的桥接部分。桥接部分延伸跨越两个或更多个集成电路裸片中任何直接相邻的两个裸片。
[0005]本公开实施例提供一种集成电路装置的制造方法，包括：提供至少第一晶片和第二晶片。第一晶片包括第一集成电路裸片的阵列。第二晶片包括第二集成电路裸片的阵列。第一晶片和第二晶片分别被切割成多个单独的第一集成电路裸片和第二集成电路裸片。单独的第一集成电路裸片和单独的第二集成电路裸片结合在一起。整合后端结构形成为具有与第一集成电路裸片和第二集成电路裸片直接接触的第一侧。多个导电接头形成在整合后端结构的第二侧。整合后端结构通过导电接头与基底连接。
附图说明
[0006]根据以下的详细说明并配合所附附图以更好地了解本公开实施例的概念。应注意的是，根据本产业的标准惯例，附图中的各种特征未必按照比例绘制。事实上，可能任意地放大或缩小各种特征的尺寸，以做清楚的说明。在通篇说明书及附图中以相似的标号标示相似的特征。
[0007]图1示意性地示出根据本公开实施例的集成电路半导体封装体。
[0008]图2A至图2E示意性地示出根据本公开实施例的形成集成电路半导体封装体的各个阶段。
[0009]图3A至图3D示出如图2A至图2E所示的形成集成电路半导体封装体的后端结构的各个阶段。
[0010]图4示出制造集成电路半导体封装体的后端结构的方法的流程图。
[0011]图5和图6示意性地示出根据本公开实施例的具有不同组合的集成电路裸片的集成电路。
[0012]图7示出根据本公开实施例的制造集成电路半导体封装体的方法的流程图。
[0013]附图标记如下：
[0014]1,2,3,4,5,6:晶片
[0015]4A,5A,6A:集成电路装置
[0016]10:第一集成电路裸片
[0017]10A,20A,30A:集成电路裸片(已知良好裸片)
[0018]10a:底面
[0019]11,11A:前端结构
[0020]12,12A:后端结构
[0021]12a,22b:介电层
[0022]12b,22b:导电特征
[0023]20:第二集成电路裸片
[0024]20a:底面
[0025]21,21A:前端结构
[0026]22,22A:后端结构
[0027]30:整合后端结构
[0028]30a:第一侧
[0029]30b:第二侧
[0030]31:前端结构
[0031]32:后端结构
[0032]40:导电接头
[0033]50:基底
[0034]61,62,63,64,65:集成电路裸片
[0035]100:集成电路半导体封装体
[0036]101,201:前端结构
[0037]102,202:后端结构
[0038]110:成型塑料
[0039]300:载体晶片
[0040]302:基底
[0041]402:整合后端结构
[0042]402a:第一介电层、第二介电层
[0043]402b:导电特征
[0044]402t:外侧
[0045]403:导电接头
[0046]404:保护环结构
[0047]404A,404B:保护环
[0048]404C:保护环
[0049]404C
‑
1:周缘部分
[0050]404C
‑
2:内部分
[0051]404D:桥接部分
[0052]405:基底
[0053]410:成型塑料
[0054]412:间隙
[0055]700:方法
[0056]I
‑
I
’
,II
‑
II
’
,III
‑
III
’
:切割线
[0057]S501,S502,S503,S504,S505,S506,S507,S508,S509,S701,S702,S703,S704,S705,S706,S707:步骤
具体实施方式
[0058]以下的公开内容提供许多不同的实施例或范例以实施本公开实施例的不同特征。以下叙述构件及配置的特定范例，以简化本公开实施例的说明。当然，这些特定的范例仅为示范并非用以限定本公开实施例。举例而言，在以下的叙述中提及第一特征形成于第二特征上或上方，即表示其可包括第一特征与第二特征是直接接触的实施例，亦可包括有附加特征形成于第一特征与第二特征之间，而使第一特征与第二特征可能未直接接触的实施例。另外，除非另外说明，在所有公开内容中，不同附图中以相同的参考标号标示相同或相似的元件。此重复是为了简洁及清楚的目的，本身并不表示所述的不同实施例及/或配置之间具有任何关系。
[0059]此外，在此可使用与空间相关用词。例如“底下”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，以便于描述附图中示出的一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的方位外，这些空间相关用词意欲包括使用中或操作中的装置的不同方位。装置可能被转向不同方位(旋转90度或其他方位)，且在此使用的空间相关词也可依此做同样的解释。
[0060]本公开的实施例是有关于半导体封装体及其制造方法。特别的是，本公开的实施例有关于伪三维集成电路(2.5D integrated circuit；2.5D IC)封装，其指的是将集成电路裸片组合在单一个封装体中而不堆叠成具有硅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装体，包括：一第一集成电路裸片，具有一第一后端结构；一第二集成电路裸片，具有一第二...

【专利技术属性】
技术研发人员：洪汉堂，杨士亿，李明翰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：