一种应用于SiCMOSFET的分段栅驱动电路制造技术

本发明专利技术属于高压功率器件驱动电路技术领域，具体涉及一种应用于SiC MOSFET的分段栅驱动电路。本发明专利技术主要包含SiC MOSFET信息检测电路、信号电平位移电路以及分段驱动电路三个部分。SiC MOSFET信息检测电路包括SiC MOSFET漏源电压检测电路和SiCMOSFET漏源电流检测电路。分段驱动电路包括开启阶段分段驱动电路和关断阶段分段驱动电路。SiC MOSFET漏源电压检测电路和SiC MOSFET漏源电流检测电路将SiC MOSFET开关过程中漏源电压和漏源电流进行处理作为分段驱动的使能信号；电平位移电路将分段驱动电路所需要的使能信号转移至合适的电平；SiC MOSFET开启阶段分段驱动电路和关断阶段分段驱动电路根据分段使能信号来选择合适的驱动电流。以此来达到SiC MOSFET在开关速度和dv/dt、di/dt以及过冲电流电压之间的折中。di/dt以及过冲电流电压之间的折中。di/dt以及过冲电流电压之间的折中。

【技术实现步骤摘要】
一种应用于SiC MOSFET的分段栅驱动电路


[0001]本专利技术属于高压功率器件驱动电路
，具体涉及一种应用于SiC MOSFET的分段栅驱动电路。

技术介绍

[0002]在高压应用场合，宽禁带半导体功率器件以其寄生较小，高耐热性等特性；相比于Si基功率器件，宽禁带半导体功率器件更容易实现小型化和高频化。因此，宽禁带半导体功率器件的应用会越来越广泛。则对其驱动电路的研究也尤其重要。在低于600V的应用场合，Si 基功率器件占据主导地位。600V的应用电路中，主要以GaN功率器件为主。超高压应用场合中，譬如大于1000V，SiC MOSFET逐渐替代IGBT。随着开关频率增加，应用电压升高而宽禁带半导体功率器件寄生降低；会产生很大的过冲电流、过冲电压、dv/dt和di/dt以及等异常状况。这不仅会造成电子系统承受较大的噪声，而且有可能损坏相关器件。所以，在高压应用场合的SiC MOSFET受以上问题尤为明显。目前，大部分应用电路采用的方式是在SiCMOSFET的栅极串联电阻来减缓驱动电流。该种方式会大大降低SiC MOSFET的开关速度，没有尽可能的发挥其优异特性。所以，为了发挥SiC MOSFET的特性，采用有源驱动电路；这些方法基本都在印制电路板上实现，会带来较大的寄生效应，会弱化驱动电路的性能。

技术实现思路

[0003]为了解决现有应用于SiC MOSFET驱动电路的上述问题，本专利技术提出了应用于SiCMOSFET的分段驱动电路，不仅可以降低SiC MOSFET过冲电流、过冲电压、dv/dt和di/dt，而且不会降低SiC MOSFET的开关速度。采用全集成驱动电路，可以降低相关寄生效应，因此，可以发挥SiC MOSFET的性能优势。
[0004]本专利技术根据SiC MOSFET自身特性提出相应的分段驱动电路设计方法，并据此设计出应用于SiC MOSFET的分段式驱动电路。其主要包含SiC MOSFET信息检测电路、信号电平位移电路以及分段驱动电路三个部分。其中，SiC MOSFET信息检测电路和分段驱动电路是本专利技术的核心，电平位移电路采用传统高速电平位移电路即可。SiC MOSFET信息检测电路包括SiC MOSFET漏源电压检测电路和SiC MOSFET漏源电流检测电路。分段驱动电路包括开启阶段分段驱动电路和关断阶段分段驱动电路。SiC MOSFET漏源电压检测电路和SiCMOSFET漏源电流检测电路将SiC MOSFET开关过程中漏源电压和漏源电流进行处理作为分段驱动的使能信号；电平位移电路将分段驱动电路所需要的使能信号转移至合适的电平；SiCMOSFET开启阶段分段驱动电路和关断阶段分段驱动电路根据分段使能信号来选择合适的驱动电流。以此来达到SiC MOSFET在开关速度和dv/dt、di/dt以及过冲电流电压之间的折中。
[0005]本专利技术的具体技术方案是：
[0006]一种应用于SiC MOSFET的分段栅驱动电路，包括SiC MOSFET信息检测电路、信号电平位移电路以及分段驱动电路；所述SiC MOSFET信息检测电路包括SiC MOSFET漏源电压
检测电路和SiC MOSFET漏源电流检测电路，分别用于对SiC MOSFET的漏源电压和漏源电流信息进行采样处理，获得分段驱动使能信号，所述信号电平位移电路用于将分段驱动使能信号转移到与分段驱动电路相匹配的电平并发送到分段驱动电路，所述分段驱动电路包括开启阶段分段驱动电路和关断阶段分段驱动电路，根据接收到的分段驱动使能信号对SiC MOSFET进行驱动；具体为：
[0007]SiC MOSFET漏源电压检测电路包括第一非门INV1_M、第二非门INV2_L、第三非门 INV3_L、第四非门INV4_H、第五非门INV5、第六非门INV6、第七非门INV7、第八非门 INV8_L、第九非门INV9_H、第十非门INV10_H、第十一非门INV11、第十二非门INV12_L、第一与门AND1、第二与门AND2、第一齐纳管D1、第二肖特基二极管D2、第三齐纳管D3、第四肖特基二极管D4、第一锁存器Latch1、第二锁存器Latch2、第一NMOS管MN1、第一 PMOS管MP1、第一延时电路、第二延时电路、第一上升沿检测电路、第二上升沿检测电路、第三上升沿检测电路、第四上升沿检测电路、第五上升沿检测电路、第六上升沿检测电路、第七上升沿检测电路、第八上升沿检测电路、第一下降沿检测电路、第二下降沿检测电路、电平位移器；其中，第一非门INV1_M、第二非门INV2_L、第三非门INV3_L、第四非门INV4_H 的输入端与SiC MOSFET漏源电压和第一齐纳管D1的负极连接，第一齐纳管D1的正极接地；第一非门INV1_M的输出端接第一上升沿检测电路的输入端，第一上升沿检测电路输出第一导通控制信号；第二非门INV2_L的输出端接第二上升沿检测电路的输入端，第二上升沿电路输出第二导通控制信号；第三非门INV3_L的输出端接第三上升沿检测电路的输入端，第四非门INV4_H的输出端接第五非门INV5的输入端；第五非门INV5的输出连接第四上升沿检测电路的输入端，第四上升沿检测电路的输出端连接第一延时电路的输入端，第一延时电路的输出端连接第一与门AND1的一个输入端，第一与门AND1的另一个输入端接第五上升沿电路的输出端，第五上升沿电路的输入端接第六非门INV6的输出端，第六非门INV6的输入端接电平移位器的输出端，电平移位器的输入端接驱动输入信号(IN)；第一与门AND1 的输出端接第一锁存器Latch1的R输入端，第一锁存器Latch1的S输入端接第一延时电路的输出端，第一锁存器Latch1的输出端接第七非门INV7的输入端，第七非门INV7的输出端接第一PMOS管MP1的栅极，第一PMOS管MP1的源极接地，其漏极接第二肖特基二极管D2的阳极，第二肖特基二极管D2的阴极接SiC MOSFET漏源电压；第八非门INV8_L、第九非门INV9_H、第十非门INV10_H、十二非门INV12_L的输入端和第三齐纳管D3的阳极接SiC MOSFET漏源电压，第三齐纳管D3的阴极电源；第八非门INV8_L的输出接第一下降沿检测电路，第一下降沿检测电路输出第一关断控制信号；第九非门INV9_H的输出端接第二下降沿检测电路，第二下降沿检测电路的输出端输出第二关断控制信号；第十非门 INV10_H的输出端接第十一非门INV11的输入端，第十一非门INV11的输出端接第六上升沿检测电路；第十二非门INV12_L的输出端接第七上升沿检测电路的输入端，第七上升沿检测电路的输出端接第二延时电路，第二延时电路的输出端接第二与门AND2的一个输入端，第二与门AND2的另一个输入端接第八上升沿检测电路的输出端，第八上升沿检测电路的输入端接驱动输入信号；第二与门AND2的输出端接第二锁存器Latch2的R输入端，第二锁存器Latch2的S输入端接第六上升沿检测电路的输出端，第二锁存器Latch2的输出端接第一 NMOS管MN1的栅极，第一NMOS管MN1的源极接地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于SiC MOSFET的分段栅驱动电路，其特征在于，包括SiC MOSFET信息检测电路、信号电平位移电路以及分段驱动电路；所述SiC MOSFET信息检测电路包括SiC MOSFET漏源电压检测电路和SiC MOSFET漏源电流检测电路，分别用于对SiC MOSFET的漏源电压和漏源电流信息进行采样处理，获得分段驱动使能信号，所述信号电平位移电路用于将分段驱动使能信号转移到与分段驱动电路相匹配的电平并发送到分段驱动电路，所述分段驱动电路包括开启阶段分段驱动电路和关断阶段分段驱动电路，根据接收到的分段驱动使能信号对SiC MOSFET进行驱动；具体为：SiC MOSFET漏源电压检测电路包括第一非门INV1_M、第二非门INV2_L、第三非门INV3_L、第四非门INV4_H、第五非门INV5、第六非门INV6、第七非门INV7、第八非门INV8_L、第九非门INV9_H、第十非门INV10_H、第十一非门INV11、第十二非门INV12_L、第一与门AND1、第二与门AND2、第一齐纳管D1、第二肖特基二极管D2、第三齐纳管D3、第四肖特基二极管D4、第一锁存器Latch1、第二锁存器Latch2、第一NMOS管MN1、第一PMOS管MP1、第一延时电路、第二延时电路、第一上升沿检测电路、第二上升沿检测电路、第三上升沿检测电路、第四上升沿检测电路、第五上升沿检测电路、第六上升沿检测电路、第七上升沿检测电路、第八上升沿检测电路、第一下降沿检测电路、第二下降沿检测电路、电平位移器；其中，第一非门INV1_M、第二非门INV2_L、第三非门INV3_L、第四非门INV4_H的输入端与SiC MOSFET漏源电压和第一齐纳管D1的负极连接，第一齐纳管D1的正极接地；第一非门INV1_M的输出端接第一上升沿检测电路的输入端，第一上升沿检测电路输出第一导通控制信号；第二非门INV2_L的输出端接第二上升沿检测电路的输入端，第二上升沿电路输出第二导通控制信号；第三非门INV3_L的输出端接第三上升沿检测电路的输入端，第四非门INV4_H的输出端接第五非门INV5的输入端；第五非门INV5的输出连接第四上升沿检测电路的输入端，第四上升沿检测电路的输出端连接第一延时电路的输入端，第一延时电路的输出端连接第一与门AND1的一个输入端，第一与门AND1的另一个输入端接第五上升沿电路的输出端，第五上升沿电路的输入端接第六非门INV6的输出端，第六非门INV6的输入端接电平移位器的输出端，电平移位器的输入端接驱动输入信号；第一与门AND1的输出端接第一锁存器Latch1的R输入端，第一锁存器Latch1的S输入端接第一延时电路的输出端，第一锁存器Latch1的输出端接第七非门INV7的输入端，第七非门INV7的输出端接第一PMOS管MP1的栅极，第一PMOS管MP1的源极接地，其漏极接第二肖特基二极管D2的阳极，第二肖特基二极管D2的阴极接SiC MOSFET漏源电压；第八非门INV8_L、第九非门INV9_H、第十非门INV10_H、十二非门INV12_L的输入端和第三齐纳管D3的阳极接SiC MOSFET漏源电压，第三齐纳管D3的阴极电源；第八非门INV8_L的输出接第一下降沿检测电路，第一下降沿检测电路输出第一关断控制信号；第九非门INV9_H的输出端接第二下降沿检测电路，第二下降沿检测电路的输出端输出第二关断控制信号；第十非门INV10_H的输出端接第十一非门INV11的输入端，第十一非门INV11的输出端接第六上升沿检测电路；第十二非门INV12_L的输出端接第七上升沿检测电路的输入端，第七上升沿检测电路的输出端接第二延时电路，第二延时电路的输出端接第二与门AND2的一个输入端，第二与门AND2的另一个输入端接第八上升沿检测电路的输出端，第八上升沿检测电路的输入端接驱动输入信号；第二与门AND2的输出端接第二锁存器Latch2的R输入端，第二锁存器Latch2的S输入端接第六上升沿检测电路的输出端，第二锁存器Latch2的输出端接第一NMOS管MN1的栅极，第一NMOS管MN1的源极接地，其漏极接第四肖特
基二极管D4的阴极，第四肖特基二极管D4的阳极接SiC MOSFET漏源电压；SiC MOSFET漏源电流检测电路包括第十三非门INV13、第十四非门INV14、第十五非门INV15、第十六非门INV16、第十七非门INV17、第一施密特SMIT1、第五齐纳管D5、第六齐纳管D6、第三锁存器Latch3、第三与门AND3、第九上升沿检测电路、第十上升沿检测电路、第十一上升沿检测电路和二分频；其中，第十三非门INV13的输入端、第十六非门INV16的输入端、第五齐纳管D5的阳极、第六齐纳管D6的阴极接SiC MOSFET漏源电流，第五齐纳管D5的阴极接电源，第六齐纳管D6的阳极接地；第十三非门INV13的输出端接第十四非门INV14的输入端，第十四非门INV14的输出端接二分频的时钟信号输入端，二分频的复位信号端接第三锁存器Latch3的输出端；第三锁存器Latch3的S输入端接第九上升沿检测电路的输出端，其R输入端接第十上升沿检测电路的输出端；第九上升沿检测电路的输入端接驱动输入信号，第十上升沿检测电路的输入端接第三与门AND3的输出端；二分频的输出端接第十一上升沿电路的输入端，第十一上升沿电路的输出端接第十五非门INV15的输入端，第十五非门INV15的输出端接第三与门AND3的一个输入端，第三与门AND3的另一个输入端接第三锁存器Latch3的输出端，第三与门AND3输出第三导通控制信号；第十六非门INV16的输出端接第一施密特SMIT1的输入端，第一施密特SMIT1的输出端接第十七非门INV17的输入端，第十七非门INV17输出端第三关断使能信号；第一导通控制信号、第二导通控制信号、第三导通控制信号、第一关断控制信号、第二关断控制信号、第三关断控制信号和外部输...

【专利技术属性】
技术研发人员：周泽坤，曹建文，石跃，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：