半导体结构及其形成方法技术

一种半导体结构及其形成方法，半导体结构包括：基底，基底上形成有栅极结构，栅极结构两侧的基底内形成有源漏掺杂层；栅极盖帽层，覆盖栅极结构的顶部；第一介质层，位于栅极结构侧部的基底上，第一介质层顶部和栅极盖帽层顶部相齐平；第二介质层，覆盖第一介质层和栅极盖帽层的顶部；源漏互连层，位于源漏掺杂层顶部的第一介质层中，并与源漏掺杂层相连，源漏互连层顶部低于或齐平于栅极盖帽层顶部；源漏盖帽层，贯穿源漏互连层顶部的第二介质层；栅极接触孔插塞，贯穿所述栅极结构顶部的第二介质层和栅极盖帽层且与栅极结构顶部相连；源漏接触孔插塞，贯穿源漏盖帽层且与源漏互连层顶部相连。本发明专利技术提高了半导体结构的性能。本发明专利技术提高了半导体结构的性能。本发明专利技术提高了半导体结构的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。
[0004]目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(Contact Over Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层；栅极盖帽层，覆盖所述栅极结构的顶部；第一介质层，位于所述栅极结构侧部的基底上，所述第一介质层的顶部和栅极盖帽层的顶部相齐平；第二介质层，覆盖所述第一介质层和栅极盖帽层的顶部；源漏互连层，位于所述源漏掺杂层顶部的第一介质层中，并与所述源漏掺杂层相连，所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部；源漏盖帽层，贯穿所述源漏互连层顶部的所述第二介质层；栅极接触孔插塞，贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连；源漏接触孔插塞，贯穿所述源漏盖帽层且与所述源漏互连层顶部相连。
[0007]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构侧部的基底上形成有第一介质层，所述第一介质层露出所述栅极结构的顶部；回刻蚀部分厚度的所述栅极结构，在所述第一介质层中形成第一凹槽；在所述第一凹槽中形成覆盖所述栅极结构顶部的栅极盖帽层；形成覆盖所述第一介质层和栅极盖帽层的第二介质层；形成贯穿所述源漏掺杂层顶部的第二介质层和第一介质层的沟槽；在所述沟槽中形成与所述源
漏掺杂层相连的源漏互连层；回刻蚀部分厚度的所述源漏互连层，在所述第二介质层中形成第二凹槽，所述第二凹槽的底部低于或齐平于所述栅极盖帽层的顶部；在所述第二凹槽中形成覆盖所述源漏互连层顶部的源漏盖帽层；形成所述源漏盖帽后，形成贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连的栅极接触孔插塞，形成贯穿所述源漏盖帽层且与所述源漏互连层顶部相连的源漏接触孔插塞。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供的半导体结构中，源漏互连层位于源漏掺杂层顶部的第一介质层中，并与所述源漏掺杂层相连，所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部，源漏盖帽层贯穿所述源漏互连层顶部的所述第二介质层，这使得所述源漏盖帽层底部未形成有第二介质层，其中，形成栅极接触孔插塞的制程通常包括刻蚀所述栅极结构顶部的第二介质层和栅极盖帽层以形成栅极接触孔的步骤，由于所述源漏盖帽层底部未形成有第二介质层，因此在形成栅极接触孔的刻蚀工艺过程中，相邻所述源漏盖帽层的相对侧壁用于限定所述栅极接触孔的侧壁位置，相邻所述源漏盖帽层的相对侧壁能够作为所述刻蚀工艺产生横向刻蚀时的刻蚀停止位置，从而有利于改善所述刻蚀工艺的横向刻蚀问题，相应降低因横向刻蚀而导致栅极接触孔插塞与相邻源漏互连层短接的概率，同时，栅极结构的侧壁通常形成有侧墙，横向刻蚀问题的改善，还降低了侧墙顶部被暴露的可能性，从而降低对侧墙产生损耗的概率，使侧墙对栅极结构侧壁的保护效果得到保障；综上，本专利技术实施例通过使所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部，提高了半导体结构的性能。
[0010]本专利技术实施例提供的半导体结构的形成方法中，回刻蚀部分厚度的源漏互连层，在所述第二介质层中形成第二凹槽，且所述第二凹槽的底部低于或齐平于所述栅极盖帽层的顶部，并在所述第二凹槽中形成覆盖源漏互连层顶部的源漏盖帽层，这使得所述源漏盖帽层底部未形成有第二介质层，其中，形成栅极接触孔插塞的制程通常包括刻蚀所述栅极结构顶部的第二介质层和栅极盖帽层以形成栅极接触孔的步骤，由于所述源漏盖帽层底部未形成有第二介质层，因此在形成栅极接触孔的刻蚀工艺过程中，相邻所述源漏盖帽层的相对侧壁用于限定所述栅极接触孔的侧壁位置，相邻所述源漏盖帽层的相对侧壁能够作为所述刻蚀工艺产生横向刻蚀时的刻蚀停止位置，从而有利于改善所述刻蚀工艺的横向刻蚀问题，相应降低因横向刻蚀而导致栅极接触孔插塞与相邻源漏互连层短接的概率，同时，栅极结构的侧壁通常形成有侧墙，横向刻蚀问题的改善，还降低了侧墙顶部被暴露的可能性，从而降低对侧墙产生损耗的概率，使侧墙对栅极结构侧壁的保护效果得到保障；综上，本专利技术实施例通过使所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部，提高了半导体结构的性能。
附图说明
[0011]图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012]图7是本专利技术半导体结构一实施例的结构示意图；
[0013]图8至图27是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0014]目前，半导体结构的性能仍有待提高。图1至图6是一种半导体结构的形成方法中各步骤对应的结构示意图。现结合一种半导体结构的形成方法，分析半导体结构性能有待提高的原因。
[0015]参考图1，提供基底10，基底10上形成有栅极结构20，栅极结构20两侧的基底10内形成有源漏掺杂层25，栅极结构20的侧壁上形成有侧墙22，侧墙22的侧壁上形成有接触孔刻蚀停止层(CESL)21，接触孔刻蚀停止层21还延伸覆盖基底10，所述栅极结构20侧部的基底10上形成有覆盖接触孔刻蚀停止层21的第一介质层31，所述第一介质层31露出所述栅极结构20的顶部。
[0016]参考图2，回刻蚀部分厚度的栅极结构20，在所述第一介质层31中形成第一凹槽(图未示)；在所述第一凹槽中形成栅极盖帽层23。
[0017]继续参考图2，形成覆盖所述第一介质层31、栅极盖帽层23、侧墙22和接触孔刻蚀停止层21的第二介质层32。
[0018]参考图3，形成贯穿所述源漏掺杂层25顶部的第二介质层32和第一介本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层；栅极盖帽层，覆盖所述栅极结构的顶部；第一介质层，位于所述栅极结构侧部的基底上，所述第一介质层的顶部和栅极盖帽层的顶部相齐平；第二介质层，覆盖所述第一介质层和栅极盖帽层的顶部；源漏互连层，位于所述源漏掺杂层顶部的第一介质层中，并与所述源漏掺杂层相连，所述源漏互连层的顶部低于或齐平于所述栅极盖帽层的顶部；源漏盖帽层，贯穿所述源漏互连层顶部的所述第二介质层；栅极接触孔插塞，贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连；源漏接触孔插塞，贯穿所述源漏盖帽层且与所述源漏互连层顶部相连。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：侧墙，覆盖所述栅极结构的侧壁，所述侧墙的材料介电常数小于氧化硅的介电常数。3.如权利要求2所述的半导体结构，其特征在于，所述栅极盖帽层还延伸覆盖所述侧墙的顶部。4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：保护层，覆盖所述源漏互连层的侧壁。5.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述栅极结构侧壁的方向，所述源漏盖帽层还延伸覆盖所述源漏互连层两侧的所述栅极盖帽层的部分顶部。6.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：第三介质层，位于所述栅极接触孔插塞和源漏接触孔插塞侧部的第二介质层和源漏盖帽层上，且覆盖所述栅极接触孔插塞和源漏接触孔插塞的侧壁。7.如权利要求2所述的半导体结构，其特征在于，所述侧墙的材料包括低k介质材料或超低k介质材料中的一种或多种。8.如权利要求1所述的半导体结构，其特征在于，所述源漏互连层顶部至所述栅极盖帽层顶部的距离为0至10纳米。9.如权利要求5所述的半导体结构，其特征在于，所述源漏盖帽层覆盖所述栅极盖帽层的宽度小于或等于10纳米。10.如权利要求4所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。11.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极结构，所述栅极结构两侧的基底内形成有源漏掺杂层，所述栅极结构侧部的基底上形成有第一介质层，所述第一介质层露出所述栅极结构的顶部；回刻蚀部分厚度的所述栅极结构，在所述第一介质层中形成第一凹槽；在所述第一凹槽中形成覆盖所述栅极结构顶部的栅极盖帽层；形成覆盖所述第一介质层和栅极盖帽层的第二介质层；形成贯穿所述源漏掺杂层顶部的第二介质层和第一介质层的沟槽；
在所述沟槽中形成与所述源漏掺杂层相连的源漏互连层；回刻蚀部分厚度的所述源漏互连层，在所述第二介质层中形成第二凹槽，且回刻蚀后的所述源漏互连层顶部低于或齐平于所述栅极盖帽层顶部；在所述第二凹槽中形成覆盖所述源漏互连层顶部的源漏盖帽层；形成所述源漏盖帽后，形成贯穿所述栅极结构顶部的所述第二介质层和栅极盖帽层且与所述栅极结构顶部相连的栅极接触孔插塞，形成贯穿所述源漏盖帽层且与所述源漏互连层顶...

【专利技术属性】
技术研发人员：郑春生，苏博，郑二虎，张文广，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：