半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：基底上形成有伪栅结构，伪栅结构的侧壁形成有侧墙；在靠近侧墙顶部的位置处，对高于源漏掺杂层顶部的部分高度的侧墙进行改性处理，形成牺牲层，其中，牺牲层的耐刻蚀度小于侧墙；进行伪栅结构去除处理，形成栅极开口并形成器件栅极结构；之后在牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞；去除牺牲层，形成由器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在器件栅极结构顶部形成密封层，密封层密封沟槽的顶部，形成由器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。根据不同的工艺需求，调节牺牲层的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求。同的性能需求。同的性能需求。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得相邻器件之间的距离越来越小。同一芯片上，不同晶体管之间的栅极结构之间的距离越来越小，会导致相邻栅极结构和源漏插塞之间的寄生电容值越来越大，所述寄生电容的增大，相应会增加能耗以及电阻
‑
电容(RC)延迟时间，影响芯片的运行速度，还会对芯片上的器件的可靠性产生严重的影响。
[0003]现有技术中，通常采用降低侧墙的材料介电常数的方案来降低相邻栅极结构和源漏插塞之间的寄生电容。但是，随着栅极结构之间间距尺寸的进一步减小，在栅极结构侧壁形成材料介电常数较小的侧墙的难度也逐渐提高，同时，对寄生电容的改善效果有限，晶体管的性能还有待进一步的提高。
[0004]目前，通过对栅极结构侧壁的侧墙引入空气隙来进一步降低侧墙的介电常数。

技术实现思路

[0005]本专利技术实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
[0006]为解决上述问题，本专利技术实施例提供一种半导体结构，包括：基底；器件栅极结构，位于所述基底上；源漏掺杂层，位于所述器件栅极结构两侧的所述基底中；源漏插塞，位于所述源漏掺杂层上且电连接所述源漏掺杂层；侧墙，位于所述源漏插塞与相邻器件栅极结构之间，所述侧墙覆盖靠近所述器件栅极结构底部位置处的所述器件栅极结构的部分侧壁，且所述侧墙顶部高于所述源漏掺杂层顶部；密封层，位于所述器件栅极结构上，所述密封层还密封由所述器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部；空气隙侧墙，位于所述器件栅极结构的侧壁和源漏插塞之间，且所述空气隙侧墙由所述器件栅极结构、与所述器件栅极结构相邻的源漏插塞、所述侧墙、以及所述密封层围成。
[0007]相应的，本专利技术实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，所述牺牲层的耐刻蚀度小于所述侧墙；进行伪栅结构去除处理，形成由所述牺牲层、剩余侧墙以及所述基底围成的栅极开口；在所述栅极开口中形成器件栅极结构；形成所述器件栅极结构后，在所述牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，所述源漏插塞与所述源漏掺杂层电连接；去除所述牺牲层，形成由所述器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在所述器件栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。
[0008]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0009]本专利技术实施例提供一种半导体结构，包括位于源漏插塞与相邻器件栅极结构之间的侧墙，且侧墙覆盖靠近器件栅极结构底部位置处的器件栅极结构的部分侧壁，还包括位于器件栅极结构上的密封层，密封层密封由器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部，器件栅极结构、与器件栅极结构相邻的源漏插塞、侧墙、以及密封层围成空气隙侧墙；空气隙侧墙由侧墙围成，则空气隙侧墙的高度可以通过侧墙的高度决定，与通过去除全部侧墙并通过密封层来形成空气隙侧墙的方案相比，本专利技术实施例中，空气隙侧墙的高度可调节，有利于根据不同的工艺需求，调节侧墙的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，相应有利于提高所述半导体结构的性能。
[0010]本专利技术实施例提供的形成方法中，在靠近侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，牺牲层的耐刻蚀度小于侧墙，形成牺牲层后，去除伪栅结构形成器件栅极结构，在牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，之后去除牺牲层，形成由器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽，在器件栅极结构顶部形成密封层，密封层还密封沟槽的顶部，形成由器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙；本专利技术实施例通过改性处理将部分高度的侧墙转化为牺牲层，再去除牺牲层，形成空气隙侧墙，则空气隙侧墙的高度可以通过牺牲层的高度(即侧墙的高度减小量)来决定，与通过完全去除侧墙并通过密封层来形成空气隙侧墙的方案相比，本专利技术实施例中，空气隙侧墙的高度是可调节的，有利于根据不同的工艺需求，调节牺牲层的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，相应提高半导体结构的性能。
附图说明
[0011]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0012]图5是本专利技术半导体结构一实施例的结构示意图；
[0013]图6至图14是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0014]目前，通过对栅极结构侧壁的侧墙引入空气隙来进一步降低侧墙的介电常数。但是，即使引入空气隙，半导体结构的性能仍有待提高。
[0015]现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0016]图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0017]参考图1，提供基底10，基底10上形成有器件栅极结构50，器件栅极结构50上形成有栅极盖帽层24，所述器件栅极结构50和栅极盖帽层24的侧壁形成有侧墙21，相邻侧墙21的相对侧壁之间形成有源漏插塞60。
[0018]参考图2，去除侧墙21和栅极盖帽层24，形成位于所述器件栅极结构50和源漏插塞60之间的凹槽25。
[0019]参考图3，形成保形覆盖所述凹槽25的侧壁和底部、所述器件栅极结构50顶部和所述源漏插塞60顶部的衬垫层51。
[0020]参考图4，在器件栅极结构50顶部形成密封层70，所述密封层70密封凹槽25的顶部，形成由衬垫层51和密封层70围成的空隙，作为空气隙侧墙26。
[0021]与介质材料相比，空气的介电常数更小，因此，通过在器件栅极结构50和源漏插塞60之间形成空气隙侧墙26，能够降低器件栅极结构50和源漏插塞60之间的寄生电容。但是，空气隙侧墙26通过去除侧墙21后形成密封层70获得，则空气隙侧墙26的高度由密封层70在所述凹槽25顶部的填充效果决定，密封层70填充的较浅，则空气隙侧墙26的高度较大，密封层70填充的较深，则空气隙侧墙26的高度较小，因此，所述空气隙侧墙26的高度不易控制和调节，难以满足半导体结构不同的性能需求，进而难以提高所述半导体结构的性能。
[0022]为了解决所述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；器件栅极结构，位于所述基底上；源漏掺杂层，位于所述器件栅极结构两侧的所述基底中；源漏插塞，位于所述源漏掺杂层上且电连接所述源漏掺杂层；侧墙，位于所述源漏插塞与相邻器件栅极结构之间，所述侧墙覆盖靠近所述器件栅极结构底部位置处的所述器件栅极结构的部分侧壁，且所述侧墙顶部高于所述源漏掺杂层顶部；密封层，位于所述器件栅极结构上，所述密封层还密封由所述器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部；空气隙侧墙，位于所述器件栅极结构的侧壁和源漏插塞之间，且所述空气隙侧墙由所述器件栅极结构、与所述器件栅极结构相邻的源漏插塞、所述侧墙、以及所述密封层围成。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极盖帽层，位于所述器件栅极结构的顶部，其中，所述密封层位于所述栅极盖帽层的顶部。3.如权利要求1所述的半导体结构，其特征在于，所述密封层的顶部高于所述源漏插塞的顶部；所述半导体结构还包括：源漏盖帽层，位于所述源漏插塞的顶部，所述源漏盖帽层顶部和密封层顶部相齐平。4.如权利要求1所述的半导体结构，其特征在于，所述侧墙的顶部至所述源漏掺杂层顶部的距离大于或等于5.如权利要求4所述的半导体结构，其特征在于，所述侧墙的顶部至所述源漏掺杂层顶部的距离为至6.如权利要求1所述的半导体结构，其特征在于，所述侧墙的材料为包括硅元素和碳元素的介质材料。7.如权利要求6所述的半导体结构，其特征在于，所述侧墙的材料包括SiOC、SiOCN、SiOCH和SiBCN中的一种或多种。8.如权利要求1所述的半导体结构，其特征在于，所述密封层的材料包括SiN、SiO2和SiC中的一种或多种。9.如权利要求1所述的半导体结构，其特征在于，所述器件栅极结构包括金属栅极结构。10.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底以及凸立于所述衬底上的沟道结构，所述沟道结构包括鳍部。11.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，所述牺牲层的耐刻蚀度小于所述侧墙；进行伪栅结构去除处理，形成由所述牺牲层、剩余侧墙以及所述基底围成的栅极开口；
在所述栅极开口中形成器件栅极结构；形成所述器件栅极结构后，在所述牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，所述源漏插塞与所述源漏掺杂层电连接；去除所述牺牲层，形成由所述器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在所述器件栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述改性处理的工艺包括离子注入工艺或等离子体工艺。13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为包括硅元素和碳元素的介质材料；所述离子注入工艺的注入离子包括...

【专利技术属性】
技术研发人员：郑二虎，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：