一种功率MOSFET器件栅电极结构制造技术

本发明专利技术公开了一种功率MOSFET器件栅电极结构，涉及栅电极技术领域。一种功率MOSFET器件栅电极结构，包括底部金属层，所述底部金属层顶部两端均固定连接由淋膜纸，底部金属层顶部通过刻蚀铺设有栅电极介质。本发明专利技术制造工艺比较简单，其主要刻蚀过程仍然采用传统的光刻蚀方法，制造过程与传统的栅电极制造过程兼容性好并且能够使得光栅结构获得更好的调节功能，能够克服传统的多晶硅产生过大电阻的问题，能够有效的提高MOSFET器件的性能，并且在沉淀金属时，与淋膜纸保护栅电极介质，能够避免在光刻和沉淀过程中对栅电极介质造成的损伤，提高栅电极介质调节金属功函数的能力，获得更大的调节范围。得更大的调节范围。得更大的调节范围。

【技术实现步骤摘要】
一种功率MOSFET器件栅电极结构


[0001]本专利技术涉及栅电极
，具体为一种功率MOSFET器件栅电极结构。

技术介绍

[0002]栅电机结构的名称和它们的功能有关，栅极可以被认为是控制一个物理栅的开关。这个栅极可以通过制造或者消除源极和漏极之间的沟道，从而允许或者阻碍电子流过。如果受一个外加的电压影响，电子流将从源极流向漏极。体很简单的就是指栅极、漏极、源极所在的半导体的块体。通常体端和一个电路中最高或最低的电压相连，根据类型不同而不同，体端和源极有时连在一起，因为有时源也连在电路中最高或最低的电压上，当然有时一些电路中FET并没有这样的结构，比如级联传输电路和串叠式电路，因此MOSFET器件的芯片在阴极和屏极之间安装栅极，栅极和阴极之间接有信号电压(控制电压)信号电压控制了阴极到屏极的电子的数量，从而改变了屏极电流的大小，所以屏极电流的变化反映输入信号的变化，具有放大信号的功能。栅极的作用是通过栅极电压控制屏极电流。
[0003]由于栅电机的尺寸越来越小，在现在的栅电极结构中，由于体积过小会获得很高的电阻，由于现在的栅电极结构体积几乎已经缩小至最小，其性能难以进一步的提升，现已经成为下肢MOSFET器件发展的最大瓶颈，为此，本专利技术提出一种功率MOSFET器件栅电极结构，用以替代传统的栅电极结构以获得更好的性能。

技术实现思路

[0004]本专利技术的目的在于提供一种功率MOSFET器件栅电极结构，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：一种功率MOSFET器件栅电极结构，包括底部金属层，所述底部金属层顶部两端均固定连接由淋膜纸，底部金属层顶部通过刻蚀铺设有栅电极介质。
[0006]优选的，所述底部金属层两侧通过刻蚀开设有沟道以获得对称的阈值电压。
[0007]优选的，所述底部金属层呈倒置的匚形，两侧厚度与顶部栅电极介质侧缘厚度一致。
[0008]优选的，所述栅电极介质通过刻蚀形成T形，并填充于底部金属层两侧之间的沟槽中，覆盖两侧的沟道一端。
[0009]优选的，所述底部金属层为Ti金属。
[0010]优选的，所述底部金属层为双层金属层，通过CMP工艺重复刻蚀形成，最下方底部金属层厚度为上方底部金属层厚度的一半
[0011]与现有技术相比，本专利技术的有益效果是：
[0012]该功率MOSFET器件栅电极结构的制造工艺比较简单，其主要刻蚀过程仍然采用传统的光刻蚀方法，制造过程与传统的栅电极制造过程兼容性好并且能够使得光栅结构获得更好的调节功能，能够克服传统的多晶硅产生过大电阻的问题，能够有效的提高MOSFET器
件的性能，并且在沉淀金属时，与淋膜纸保护栅电极介质，能够避免在光刻和沉淀过程中对栅电极介质造成的损伤，提高栅电极介质调节金属功函数的能力，获得更大的调节范围。
[0013]同时，该功率MOSFET器件栅电极结构通过双层沉淀，选择对第二层金属进行刻蚀，在满足栅电极介质对金属功函数的调节范围的情况下，避免了第一层底部金属层刻蚀时，对栅电极介质造成的损伤，提高MOSFET器件运行的可靠性。
[0014]该功率MOSFET器件栅电极结构通过中间带隙材料作为介质，可以使两侧获得对称的阈值电压，并且使得制造工艺变得简单，更加容易控制。
[0015]该功率MOSFET器件栅电极结构相较于传统的多晶硅做栅极的方式，使用特殊的金属作为栅电极能够更好的克服传统单晶硅栅极存在的问题，使得该栅电极介质具有更好金属功函数的调节能力，并且制造工艺与传统的单晶硅栅电极制造工艺相兼容，同时获得更好的调节能力，成本没有明显增加，能够使MOSFET器件获得更好的性能。
[0016]该功率MOSFET器件栅电极结构同时引入两种不同的金属材料，分别满足P管和Ⅳ管对栅功函数的要求，能够必备较好的栅功函数调节能力，采用这种金属栅结构能够在满足了对栅功函数的要求的同时消除了多晶硅耗尽效应。
附图说明
[0017]图1为本专利技术的栅电极单元结构示意图；
[0018]图2为本专利技术的栅电极结构剖视示意图；
[0019]图3为本专利技术的栅电极堆叠侧面结构示意图。
[0020]图中：1、底部金属层；2、淋膜纸；3、栅电极介质；4、沟道。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0022]需要说明的是，在本专利技术的描述中，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，并不是指示或暗示所指的装置或元件所必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0023]此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
[0024]应注意的是，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要再对其进行进一步的具体讨论和描述。
[0025]如图1至图3所示，本专利技术提供一种技术方案：一种功率MOSFET器件栅电极结构，包括底部金属层1，所述底部金属层1顶部两端均固定连接由淋膜纸2，底部金属层1顶部通过刻蚀铺设有栅电极介质，为保证该实施例的顺利实施，所述底部金属层1两侧通过刻蚀开设有沟道4以获得对称的阈值电压，优选的，所述底部金属层1呈倒置的匚形，两侧厚度与顶部
栅电极介质3侧缘厚度一致，其中，所述栅电极介质3通过刻蚀形成T形，并填充于底部金属层1两侧之间的沟槽中，覆盖两侧的沟道4一端，所述底部金属层1为Ti金属，其中，所述底部金属层1为双层金属层，通过CMP工艺重复刻蚀形成，最下方底部金属层1厚度为上方底部金属层1厚度的一半。
[0026]以下几种栅电极制造工艺为基准，获得以上栅电极结构，实施例1：通过常规工艺，使得底部金属层沉淀，获得沉淀层间沉淀，通过化学机械抛光直到底部沉淀层假栅露出，(化学机械抛光是半导体晶片表面加工的关键技术之一，单晶硅片制造过程和前半制程中需要多次用到化学机械抛光技术，与此前普遍使用的机械抛光相比，化学机械抛光能使硅片表面变得更加平坦，并且还具有加工成本低及加工方法简单的优势)，完成第一步底部金属层定型，随即去除假栅，进一步沉淀栅电极介质3，栅电极介质为Ti金属，对栅电极介质刻蚀形成T形栅电极，该工艺过程简单，可以依靠中间带隙材料作为栅电极，使得两侧获得对称的阈值电压。
[0027]实施例2：沉淀底部金属层1沉淀，底部金属层需满足金属功函数的要求：本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率MOSFET器件栅电极结构，包括底部金属层(1)，其特征在于：所述底部金属层(1)顶部两端均固定连接由淋膜纸(2)，底部金属层(1)顶部通过刻蚀铺设有栅电极介质。2.根据权利要求1所述的一种功率MOSFET器件栅电极结构，其特征在于：所述底部金属层(1)两侧通过刻蚀开设有沟道(4)以获得对称的阈值电压。3.根据权利要求1所述的一种功率MOSFET器件栅电极结构，其特征在于：所述底部金属层(1)呈倒置的匚形，两侧厚度与顶部栅电极介质(3)侧缘厚度一致。4.根据权利...

【专利技术属性】
技术研发人员：倪侠，王全，邹有彪，张荣，徐玉豹，
申请(专利权)人：富芯微电子有限公司，
类型：发明
国别省市：