一种柔性存算一体忆阻器及其制备方法技术

本发明专利技术公开一种柔性存算一体忆阻器及其制备方法。该柔性存算一体忆阻器包括：底电极，其为第一金属织物；铁电功能薄膜叠层，其包括三层以上掺杂铪基高k介质薄膜，包覆在所述底电极上；顶电极，其为第二金属织物，以与所述底电极交叉的方式形成在所述底电极上，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。辑计算双重功能。辑计算双重功能。

【技术实现步骤摘要】
一种柔性存算一体忆阻器及其制备方法


[0001]本专利技术涉及半导体
，具体涉及一种柔性存算一体忆阻器及其制备方法。

技术介绍

[0002]传统的冯诺依曼式计算构架中的存储器与计算单元处于物理分离的状态，数据需要频繁地在两者之间传递，限制了信息处理速度，带来了额外的功耗。为了突破这一限制，开发具有IMP、NAND等逻辑门计算功能的存储器件刻不容缓。
[0003]柔性电子具有优异的弯曲特性、便携、低成本等特性，在可穿戴设备、可植入电子、软体机器人、人造皮肤等领域具有巨大的应用前景。近年来，织物电子作为柔性电子的重要分支，凭借其在可穿戴智能衣物方面天然的优势，在可穿戴领域获得快速发展。然而，由于织物电子线状结构，稳定可靠的材料体系仍是限制柔性电子织物发展的阻力。
[0004]基于原子层沉积技术的HfO2、ZrO2、Al2O3、TiO2等high
‑
k氧化物具有高致密性、均一性以及稳定性，非常适合在织物表面生长，用于织物电子的功能层。特别是经过退火处理的HfZrOx、HfAlOx、HfLaOx等掺杂铪基高k材料将具有铁电特性，可用于制备基于极化翻转的铁电忆阻器件。进一步地，利用铁电忆阻器件的电流响应实现逻辑计算功能，将极大地推动织物型铁电存算一体技术的发展。
[0005]然而，单层的铪基铁电薄膜通常面临着剩余极化强度较小、矫顽场难以提高等问题，限制了其存储性能的提高。通过对薄膜生长工艺的优化，仅能对薄膜的铁电性能进行有限的提高，并非最为有效的改性方式。通过设计合理的叠层结构可以实现功能层铁电性能的优化与提高，是下一代高性能铁电存算一体器件的发展方向。

技术实现思路

[0006]本专利技术公开一种柔性存算一体忆阻器，包括：底电极，其为第一金属织物；铁电功能薄膜叠层，其包括三层以上掺杂铪基高k介质薄膜，包覆在所述底电极上；顶电极，其为第二金属织物，形成在包覆有铁电功能薄膜叠层的底电极上，且与之呈交叉结构，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。
[0007]本专利技术的柔性存算一体忆阻器中，优选为，掺杂铪基高k介质薄膜为HfZrOx，HfAlOx，HfLaOx，HfTiOx。
[0008]本专利技术的柔性存算一体忆阻器中，优选为，所述第一金属织物，所述第二金属织物为Pt、Au、Al、Pd。
[0009]本专利技术的柔性存算一体忆阻器中，优选为，所述第一金属织物的直径为50μm～200μm；所述第二金属织物的直径为20μm～100μm。
[0010]本专利技术的柔性存算一体忆阻器中，优选为，各层掺杂铪基高k介质薄膜的厚度为5nm～15nm。
[0011]本专利技术还公开一种柔性存算一体忆阻器制备方法，包括以下步骤：准备第一金属织物作为底电极；在所述底电极上形成铁电功能薄膜叠层，使其包覆所述底电极，所述铁电
功能薄膜叠层包括三层以上掺杂铪基高k介质薄膜；在包覆有铁电功能薄膜叠层的所述底电极上形成第二金属织物作为顶电极，使其与所述底电极呈交叉状，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。
[0012]本专利技术的柔性存算一体忆阻器制备方法中，优选为，掺杂铪基高k介质薄膜为HfZrOx，HfAlOx，HfLaOx，HfTiOx。
[0013]本专利技术的柔性存算一体忆阻器制备方法中，优选为，所述第一金属织物，所述第二金属织物为Pt、Au、Al、Pd。
[0014]本专利技术的柔性存算一体忆阻器制备方法中，优选为，所述第一金属织物的直径为50μm～200μm；所述第二金属织物的直径为20μm～100μm。
[0015]本专利技术的柔性存算一体忆阻器制备方法中，优选为，各层掺杂铪基高k介质薄膜的厚度为5nm～15nm。
[0016]有益效果：
[0017](1)打破传统的计算架构，引入具有逻辑计算功能的忆阻器件，使得存储与计算得以在同一单元实现，提高了器件的灵活性与功能性，在原位处理信息时更具优势。
[0018](2)采用原子沉积技术在非平面的织物表面生长掺杂的铪基高k氧化物薄膜，利用其原子级可控的生长速度以及优异的台阶覆盖性获得高质量薄膜。在退火处理后，掺杂的铪基高k氧化物薄膜展现出铁电性，使得器件具有存储性能，适合于构建织物等柔性铁电忆阻器件。
[0019](3)利用不同材料构成的掺杂铪基薄膜组成铁电叠层，用以提高器件的剩余极化等铁电性能，打破仅对单层铁电层优化的性能极限，为高性能存算一体忆阻器的发展奠定了基础。
附图说明
[0020]图1是柔性存算一体忆阻器制备方法的流程图。
[0021]图2是第一金属织物的结构示意图。
[0022]图3～图5是形成铁电功能薄膜叠层各层后的结构示意图。
[0023]图6是形成铁电功能薄膜叠层后的截面图。
[0024]图7是柔性存算一体忆阻器的结构示意图。
[0025]图8是柔性存算一体忆阻器实现万能逻辑IMP门操作的电路示意图。
具体实施方式
[0026]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0027]在本专利技术的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此
不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0028]此外，在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
[0029]图1是柔性存算一体忆阻器制备方法的流程图。如图1所示，柔性存算一体忆阻器制备方法包括以下步骤：
[0030]步骤S1，准备直径为50μm～200μm的第一金属织物Pt作为制备柔性存算一体忆阻器的底电极100，如图2所示。金属织物还可以是Au、Al、Pd等。
[0031]步骤S2，在第一金属织物Pt100上制备HfZrOx\HfAlOx\HfZrOx铁电功能薄膜叠层。具体而言，利用原子层沉积技术在300℃的温度下，在第一金属织物Pt100上制备厚度为10nm的HfZrOx薄膜101，使其包覆第一金属织物Pt100，如图3所示。然后，利用原子层沉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种柔性存算一体忆阻器，其特征在于，包括：底电极，其为第一金属织物；铁电功能薄膜叠层，其包括三层以上掺杂铪基高k介质薄膜，包覆在所述底电极上；顶电极，其为第二金属织物，形成在包覆有铁电功能薄膜叠层的底电极上，且与之呈交叉结构，通过对两个顶电极施加电压序列脉冲，实现存储数据与逻辑计算双重功能。2.根据权利要求1所述的柔性存算一体忆阻器，其特征在于，所述掺杂铪基高k介质薄膜为HfZrOx，HfAlOx，HfLaOx，HfTiOx。3.根据权利要求1所述的柔性存算一体忆阻器，其特征在于，所述第一金属织物，所述第二金属织物为Pt、Au、Al、Pd。4.根据权利要求1所述的柔性存算一体忆阻器，其特征在于，所述第一金属织物的直径为50μm～200μm；所述第二金属织物的直径为20μm～100μm。5.根据权利要求1所述的柔性存算一体忆阻器，其特征在于，各层掺杂铪基高k介质薄膜的厚度为5nm～15nm。6.一种柔性存算一体忆阻器制备方法，其特征在于，包括以...

【专利技术属性】
技术研发人员：孟佳琳，王天宇，陈琳，孙清清，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：