半导体结构及其制备方法技术

本公开涉及一种半导体结构及其制备方法，一种半导体结构的制备方法，包括以下步骤。提供衬底，在衬底内形成第一沟槽。在第一沟槽内形成保护层，保护层覆盖第一沟槽的侧壁和底部。刻蚀第一沟槽底部的保护层和衬底，形成第二沟槽。在第二沟槽底部形成钝化层。刻蚀第二沟槽的侧壁形成凹槽，在凹槽内形成介质层。上述半导体结构的制备方法消除位线接触结构这一制程，从而可以减小位线的电阻并简化位线的制备工艺。制备工艺。制备工艺。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开涉及集成电路
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)是计算机等电子设备中常用的半导体存储器，其由多个存储单元构成。其中，存储单元包括：存储电容器、以及与存储电容器电连接的晶体管。晶体管包括栅极、源极和漏极。晶体管的栅极用于与字线电连接。晶体管的源极用于构成位线接触区，以通过位线接触结构与位线电连接。晶体管的漏极用于构成存储节点接触区，以通过存储节点接触结构与存储电容器电连接。
[0003]在晶体管采用垂直型环绕式栅极晶体管(Vertical Gate All Around transistor，简称VGAA transistor)的存储器器件中，采用埋入式字线和埋入式位线可以简化阵列器件到电容器之间的结构(例如位线接触结构)。然而，目前的埋入式位线仍存在电阻较大且位线接触结构制程复杂的问题。

技术实现思路

[0004]基于此，有必要针对现有技术中的埋入式位线的电阻较大以及位线接触结构制程复杂的问题提供一种半导体结构及其制备方法。
[0005]一种半导体结构的制备方法，包括以下步骤。提供衬底，在衬底内形成第一沟槽。在第一沟槽内形成保护层，保护层覆盖第一沟槽的侧壁和底部。刻蚀第一沟槽底部的保护层和衬底，形成第二沟槽。在第二沟槽底部形成钝化层。刻蚀第二沟槽的侧壁形成凹槽，在凹槽内形成介质层。
[0006]在一些实施例中，凹槽连通相邻的第二沟槽。
[0007]在一些实施例中，介质层包括金属层；在凹槽内形成介质层，包括：在凹槽内填充金属层。
[0008]在一些实施例中，介质层包括金属硅化物层和金属层；在凹槽内形成介质层，包括：形成覆盖凹槽侧壁和底部的金属硅化物层；形成覆盖金属硅化物层的金属层。
[0009]在一些实施例中，在第二沟槽底部形成钝化层，包括：对暴露于第二沟槽底部的衬底进行等离子体注入，以使部分衬底转变为钝化层。
[0010]在一些实施例中，第二沟槽的侧壁采用各向异性蚀刻工艺进行刻蚀。
[0011]在一些实施例中，第二沟槽的侧壁在第一方向上的刻蚀尺寸大于其在第二方向上的刻蚀尺寸；其中，第一方向为垂直于第二沟槽侧壁的方向，第二方向为垂直于衬底的方向。
[0012]在一些实施例中，第二沟槽的侧壁在第一方向上的刻蚀尺寸大于第二沟槽在第二方向上的高度；其中，第一方向为垂直于第二沟槽侧壁的方向，第二方向为垂直于衬底的方向。
[0013]在一些实施例中，凹槽包括位线沟槽；在凹槽内形成介质层，包括：在凹槽内形成
位线。
[0014]在一些实施例中，所述制备方法还包括：在第一沟槽内填充绝缘材料；回刻填充绝缘材料后的衬底，形成字线沟槽；在字线沟槽内形成字线。
[0015]基于同样的专利技术构思，本公开实施例还提供了一种半导体结构，该半导体结构可以通过前述一些实施例中的制备方法制备形成。
[0016]半导体结构包括：衬底、保护层以及介质层。衬底内设有第一沟槽以及位于第一沟槽下方的凹槽。保护层覆盖第一沟槽的侧壁。介质层填充凹槽。
[0017]在一些实施例中，半导体结构还包括：位于凹槽底部的钝化层。介质层还覆盖钝化层。
[0018]在一些实施例中，凹槽包括位线沟槽；介质层包括位线。
[0019]在一些实施例中，位线包括金属线；或，位线包括覆盖凹槽侧壁和底部的金属硅化物层，以及覆盖金属硅化物层的金属层。
[0020]在一些实施例中，位线的下表面沿第一方向呈波浪状延伸。
[0021]在一些实施例中，半导体结构还包括：设置于第一沟槽内的绝缘层，以及多个平行间隔设置的字线。其中，位线沿第一方向延伸；字线位于位线上方，并沿第三方向延伸；第三方向与第一方向相交。相邻字线通过绝缘层绝缘，且字线和位线之间通过绝缘层绝缘。
[0022]本公开实施例中，可以在衬底内形成第一沟槽，并在第一沟槽内形成覆盖第一沟槽的侧壁和底部的保护层。接下来，可以刻蚀第一沟槽底部的保护层和衬底，以形成第二沟槽。然后，在刻蚀第二沟槽的侧壁形成凹槽以及在凹槽内形成介质层之前，可以在第二沟槽的底部形成钝化层。这样可以在形成凹槽时，利用钝化层有效保护第二沟槽底部的衬底，并利于确保凹槽沿垂直于第二沟槽侧壁的方向形成。
[0023]由上，本公开实施例提供了一种方便于沟槽底部制备其他层结构(即介质层)的方法，可以通过控制第二沟槽的深度以确保介质层的结构尺寸，并通过刻蚀第二沟槽侧壁的方式形成凹槽后填充的方式获得介质层，以使得介质层位于第一沟槽底部，并与第一沟槽所围成的部分直接接触。并且，在制备介质层的过程中，利用保护层可以有效保护第一沟槽的侧壁，利用钝化层可以有效保护第二沟槽底部的衬底部分，从而可以避免介质层的制备会对衬底及第一沟槽的侧壁产生其他影响。
[0024]基于此，在将本公开实施例提供的上述制备方法应用于DRAM中之后，介质层可以制备为埋入式位线。第一沟槽侧壁所围成的部分包括VGAA的有源部分，凹槽为位线沟槽。这样在形成凹槽之后，可以在凹槽内形成介质层，以形成位线，并确保该位线位于VGAA有源部分的下方并与VGAA的有源部分相连接，从而无需制备位线接触结构；也即：可以从DRAM的制备过程中消除位线接触结构这一制程，以简化DRAM的制备工艺。并且，上述制备方法中，位线可以通过在凹槽内填充介质材料形成，方便于对位线的形成材料进行选择，以形成电阻较小的位线，从而有利于提升DRAM的电学性能。
附图说明
[0025]为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
[0026]图1为一实施例中提供的一种存储单元的结构示意图；
[0027]图2为一实施例中提供的一种半导体结构中位线和字线的分布示意图；
[0028]图3为一实施例中提供的一种半导体结构的制备方法的流程图；
[0029]图4～图20分别为一实施例中提供的一种半导体结构的制备方法中各步骤所得结构沿A
‑
A
’
向及B
‑
B
’
向的剖面图；并且，图19及图20亦为一实施例中一种半导体结构的结构示意图。
[0030]附图标记说明：
[0031]100
‑
存储单元；11
‑
衬底；111
‑
浅沟槽隔离结构；12
‑
第一沟槽；
[0032]13
‑
保护层；14
‑
第二沟槽；15
‑
钝化层；16
‑
凹槽；17
‑
介质层；...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，在所述衬底内形成第一沟槽；在所述第一沟槽内形成保护层，所述保护层覆盖所述第一沟槽的侧壁和底部；刻蚀所述第一沟槽底部的保护层和衬底，形成第二沟槽；在所述第二沟槽底部形成钝化层；刻蚀所述第二沟槽的侧壁形成凹槽，在所述凹槽内形成介质层。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述凹槽连通相邻的所述第二沟槽。3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述介质层包括金属层；在所述凹槽内形成介质层，包括：在所述凹槽内填充金属层。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述介质层包括金属硅化物层和金属层；在所述凹槽内形成介质层，包括：形成覆盖所述凹槽侧壁和底部的金属硅化物层；形成覆盖所述金属硅化物层的金属层。5.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述第二沟槽底部形成钝化层，包括：对暴露于所述第二沟槽底部的所述衬底进行等离子体注入，以使部分所述衬底转变为所述钝化层。6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二沟槽的侧壁采用各向异性蚀刻工艺进行刻蚀。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二沟槽的侧壁在第一方向上的刻蚀尺寸大于其在第二方向上的刻蚀尺寸；其中，所述第一方向为垂直于所述第二沟槽侧壁的方向，所述第二方向为垂直于所述衬底的方向。8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二沟槽的侧壁在第一方向上的刻蚀尺寸大于所述第二沟槽在第...

【专利技术属性】
技术研发人员：朴仁鎬，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：