多智核模块的系统结构及多智核模块读数据的方法技术方案

本发明专利技术公开了一种多ＩＰ模块的系统结构，包括多个ＩＰ模块、地址总线、读数据总线和写数据总线，所述写数据总线并联接入各ＩＰ模块的数据写端口，所述各ＩＰ模块按顺序依次排列，所述读数据总线连接到最后一个ＩＰ模块的数据读输出端口，相邻后一个ＩＰ模块的数据读输入端口与前一个ＩＰ模块的数据读输出端口相连接。本发明专利技术还公开了一种多ＩＰ模块读数据的方法，根据该ＩＰ模块的地址是否被选中，从而选择输出该ＩＰ模块的数据或者由前一个ＩＰ模块输入的数据。本发明专利技术避免使用三态总线，实现了ＩＰ模块读数据的操作；而本发明专利技术多ＩＰ模块的系统结构，其数据总线也没有采用三态数据总线，大大降低了技术难度，简化了系统结构，降低了系统功耗。

【技术实现步骤摘要】

【技术保护点】
一种多ＩＰ模块的系统结构，其特征在于，包括多个ＩＰ模块、地址总线、读数据总线和写数据总线，所述每个ＩＰ模块各包括有数据写端口、数据读输入端口和数据读输出端口，所述写数据总线并联接入各ＩＰ模块的数据写端口，所述各ＩＰ模块按顺序依次排列为ＩＰ１、ＩＰ２直到ＩＰｎ，所述读数据总线连接到最后一个ＩＰ模块ＩＰｎ的数据读输出端口，排序后的所有ＩＰ模块中，相邻后一个ＩＰ模块的数据读输入端口与前一个ＩＰ模块的数据读输出端口相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱晓辉，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]