一种网表的处理方法及装置制造方法及图纸

本发明专利技术申请提供一种网表的处理方法及装置。该方法包括：获取FPGA芯片上的资源信息，根据该资源信息在内存中确定第一存储区域。获取网表中的多个字符串，并将多个字符串存入到第一存储区域中。当需要对FPGA芯片进行编辑时，将目标字符串与第一存储区域中存储的字符串进行匹配；其中，目标字符串为在对FPGA芯片进行编辑时，需要在网表中查询的字符串。当第一存储区域中存在一个第一字符串与所述目标字符串相匹配时，获取所述第一字符串携带的信息。使得在使用工具对芯片进行操作的过程中。当需要对模块进行查询操作时，可以直接将需要查询的模块的字符串对应的数值与预先存储在内存中的字符串信的数值进行比较，减少FPGA芯片上资源的处理时间。片上资源的处理时间。片上资源的处理时间。

【技术实现步骤摘要】
一种网表的处理方法及装置


[0001]本专利技术涉及芯片领域,尤其涉及一种网表的处理方法及装置。

技术介绍

[0002]在使用芯片编辑器(ChipEditor)对芯片进行编辑的过程中，经常需要对网表中的模块进行搜索比较操作。但是，由于实际网表中模块的名字都是以字符串表示的，当要查询的模块在网表中所处的层次较深时，字符串重复匹配次数多。使得，当芯片上的资源数较多时，会影响ChipEditor的流畅性。

技术实现思路

[0003]有鉴于此，本申请实施例提供了一种网表的处理方法及装置。在对FPGA芯片进行ChipEditor的操作之前预先获取该FPGA芯片对应的网表中的字符串，并将该字符串存储到内存中，使得在对芯片进行ChipEditor操作时，可以直接与内存中存储的字符串进行比较，减少FPGA芯片上资源的处理时间。
[0004]第一方面，本申请实施例提供了一种网表的处理方法，该方法应用于FPGA芯片，该FPGA芯片根据网表进行布局和布线，该方法包括：
[0005]获取FPGA芯片上的资源信息，根据该资源信息在内存中确定第一存储区域；
[0006]获取网表中的多个字符串，并将多个字符串存入到第一存储区域中；
[0007]当需要对FPGA芯片进行编辑时，将目标字符串与第一存储区域中存储的字符串进行匹配；其中，目标字符串为在对FPGA芯片进行编辑时，需要在网表中查询的字符串；
[0008]当第一存储区域中存在一个第一字符串与目标字符串相匹配时，获取第一字符串携带的信息。<br/>[0009]可选地，获取网表中的多个字符串，并将多个字符串存入到第一存储区域中，包括：
[0010]在对网表进行预加载时，获取网表中的多个字符串，并为每一个字符串生成唯一的数值信息；
[0011]将该数值信息和该字符串存储到第一存储区域。
[0012]可选地，获取网表中的多个字符串，并将多个字符串存入到第一存储区域中，包括：
[0013]对多个字符串中的任意一个字符串，为字符串生成唯一的数值信息；
[0014]确定第一内存中是否存在数值信息，当第一内存中不存在数值信息时，将字符串和数值信息存储到第一内存中。
[0015]可选地，将目标字符串与第一存储区域中存储的字符串进行匹配，包括：
[0016]确定目标字符串对应的数值信息；
[0017]将目标字符串对应的数值信息与第一存储区域中的数值进行比较；
[0018]当目标字符串对应的数值信息与第一存储区域中存储的数值信息相同时，确定第
一字符串为需要在网表中进行查询的字符串。
[0019]可选地，当第一存储区域存满以后，在内存中确定第二存储区域，第二存储区域用于存储网表中的多个字符串。
[0020]第二方面，本申请实施例提供了一种FPGA芯片编辑装置，包括：
[0021]存储单元，存储单元中包括第一存储单元，其中，第一存储单元为芯片编辑工具根据FPGA芯片上的资源信息在内存中申请的内存区域；
[0022]获取单元，用于获取网表中的多个字符串，并将多个字符串存入到第一存储单元中；
[0023]处理单元，用于当需要对FPGA芯片进行编辑时，将目标字符串与第一存储区域中存储的字符串进行匹配；目标字符串为在对FPGA芯片进行编辑时，需要在网表中查询的字符串；当第一存储区域中存在一个第一字符串与目标字符串相匹配时，获取第一字符串携带的信息。
[0024]可选地，获取单元用于：
[0025]在对网表进行预加载时，获取网表中的多个字符串，并为每一个字符串生成唯一的数值信息；
[0026]将数值信息和字符串存储到第一存储区域。
[0027]可选地，获取单元用于：
[0028]对多个字符串中的任意一个字符串，为字符串生成唯一的数值信息；
[0029]确定第一内存中是否存在数值信息，当第一内存中不存在数值信息时，将字符串和数值信息存储到第一内存中。
[0030]可选地，处理单元用于：
[0031]确定目标字符串对应的数值信息；
[0032]将目标字符串对应的数值信息与第一存储区域中的数值进行比较；
[0033]当目标字符串对应的数值信息与第一存储区域中存储的数值信息相同时，确定第一字符串为需要在网表中进行查询的字符串。
[0034]可选地，存储单元还包括：第二存储单元；
[0035]第二存储单元用于当第一存储单元存满以后，存储网表中的多个字符串。本申请实施例提供了一种网表的处理方法及装置。在对FPGA芯片进行ChipEditor的操作之前预先在内存中申请一个内存区域，且该内存区域的大小由芯片资源的容量决定，避免了内存的频繁申请。进一步地，在对FPGA芯片进行ChipEditor的操作之前预先获取该FPGA芯片对应的网表中的字符串，并将该字符串存储到预先申请的内存中，使得在对芯片进行ChipEditor操作时，可以直接与内存中存储的字符串进行比较，减少FPGA芯片上资源的处理时间。
附图说明
[0036]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0037]图1本申请实施例提供的一种网表的处理方法的流程图；
[0038]图2本申请实施例提供的一种FPGA芯片编辑装置的结构示意图；
具体实施方式
[0039]下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。
[0040]在介绍本方案之前首先对FPGA芯片的设计流程进行介绍。典型的FPGA芯片的开发流程包括5个阶段，分别为：1、电路功能设计；2、设计输入(HDL)；3、综合；4、布局与布线；5、器件编程。其中，综合是指将设计编译为由基本逻辑单元构成的逻辑连接网表(并非真实门级电路)，然后根据目标与要求优化所生成的逻辑连接，使层次设计平面化，供FPGA布局布线软件来实现。布局布线是指将逻辑网表配置到具体的FPGA芯片上。布局是将逻辑网表中的单元配置到芯片内部的固有的硬件结构上，并需要在速度最优和面积最优之间做出选择；布线是根据布局的拓扑利用芯片内的连线资源合理、正确地连接各元件。在布局布线完成以后，还包括时序仿真，时序仿真也称为后仿真，指将布局布线的时延信息反标注到设计网表中，检测有无时序违规，此时延时最精确，能够较好的反应FPGA芯片的实际工作情况。
[0041]在对FPGA芯片进行开发时，常常使用ChipEditor来对FPGA芯片进行编辑。ChipEditor中集成了多个工具，具有快速有效的修改芯片上的设计的特性。其中，ChipEditor底层布局，它允许用户检查设计的FPGA芯片使用资源情况。资源特性编辑器，它允许用户对设计布局布线后的数据库做修改。更改管理器，它允许用户跟踪所有的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种网表的处理方法，其特征在于，所述方法应用于FPGA芯片，所述FPGA芯片根据网表进行布局和布线，所述方法包括：获取所述FPGA芯片上的资源信息，根据所述资源信息在内存中确定第一存储区域；获取所述网表中的多个字符串，并将所述多个字符串存入到所述第一存储区域中；当需要对所述FPGA芯片进行编辑时，将目标字符串与所述第一存储区域中存储的字符串进行匹配；所述目标字符串为在对所述FPGA芯片进行编辑时，需要在所述网表中查询的字符串；当所述第一存储区域中存在一个第一字符串与所述目标字符串相匹配时，获取所述第一字符串携带的信息。2.根据权利要求1所述的方法，其特征在于，所述获取所述网表中的多个字符串，并将所述多个字符串存入到所述第一存储区域中，包括：在对所述网表进行预加载时，获取所述网表中的多个字符串，并为每一个字符串生成唯一的数值信息；将所述数值信息和所述字符串存储到所述第一存储区域。3.根据权利要求1或2所述的方法，其特征在于，所述获取所述网表中的多个字符串，并将所述多个字符串存入到所述第一存储区域中，包括：对所述多个字符串中的任意一个字符串，为所述字符串生成唯一的数值信息；确定所述第一内存中是否存在所述数值信息，当所述第一内存中不存在所述数值信息时，将所述字符串和所述数值信息存储到第一内存中。4.根据权利要求2或3所述的方法，其特征在于，将所述目标字符串与第一存储区域中存储的字符串进行匹配，包括：确定所述目标字符串对应的数值信息；将所述目标字符串对应的数值信息与所述第一存储区域中的数值进行比较；当所述目标字符串对应的数值信息与所述第一存储区域中存储的数值信息相同时，确定所述第一字符串为需要在网表中进行查询的字符串。5.根据权利要求1所述的方法，其特征在于，当所述第一存储区域存满以后，在所述内存中确定...

【专利技术属性】
技术研发人员：刘建洋，朱维良，王海力，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：