半导体结构制造技术

本公开实施例提供一种半导体结构，涉及半导体技术领域，用于解决提高半导体结构存储容量小的技术问题，该半导体结构包括基底、设置在基底上的介质层和多个存储单元层，多个存储单元层沿第一方向间隔设置在介质层内，且任意相邻两个存储单元层在基底上投影重合；每个存储单元层均包括沿第二方向间隔设置的多个存储单元。本公开实施例通过将多个存储单元层沿垂直于基底的方向间隔设置在介质层内，且每个存储单元层内具有多个存储单元，每个存储单元中的源极、沟道和漏极沿平行于基底的方向排布，如此，可以将每个存储单元平行于基底放置，进而，可以增加堆叠的存储单元层的个数，提高半导体结构的存储容量。半导体结构的存储容量。半导体结构的存储容量。

【技术实现步骤摘要】
半导体结构


[0001]本公开实施例涉及半导体
，尤其涉及一种半导体结构。

技术介绍

[0002]动态随机存取存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存取存储器由多个重复的存储单元组成，每个存储单元通常包括电容器和晶体管，电容器存储数据信息，晶体管控制电容结构中的数据信息的读取。
[0003]为了提高存储单元的集成度，便于存储单元向集成化方向发展，相关技术中，对存储单元进行改进，例如，存储单元包括相互连接的第一晶体管和第二晶体管，利用第一晶体管和第二晶体管其中之一作为存储元件，但是，此种结构无法满足半导体结构大存储容量的需求，存在使用受限的缺陷。

技术实现思路

[0004]鉴于上述问题，本公开实施例提供一种半导体结构，能够提高半导体结构的集成度和存储容量。
[0005]本公开实施例提供一种半导体结构，其包括：
[0006]基底；
[0007]介质层，所述介质层设置在所述基底上；
[0008]多个存储单元层，多个所述存储单元层沿第一方向间隔设置在所述介质层内，且任意相邻两个所述存储单元层在所述基底上投影重合；每个所述存储单元层均包括沿第二方向间隔设置的多个存储单元，每个所述存储单元包括第一晶体管和与所述第一晶体管连接的第二晶体管，所述第一晶体管的第一源极、第一沟道和第一漏极沿第三方向排布，所述第三方向与所述基底相互平行，所述第一方向、所述第二方向和所述第三方向相互垂直，且所述第二方向和所述第三方向位于同一水平面内。
[0009]在一些实施例中，所述第一晶体管为柱状晶体管，所述第一晶体管还包括第一栅极和第一栅氧化层，所述第一栅氧化层和所述第一沟道依次环绕部分所述第一栅极，所述第一源极和所述第一漏极间隔设置在所述第一沟道上。
[0010]在一些实施例中，沿所述第三方向，所述第一源极和所述第一漏极分别包裹所述第一沟道相对的两个端部。
[0011]在一些实施例中，所述第二晶体管为柱状晶体管，所述第二晶体管包括第二栅极、第二沟道、第二源极、第二漏极以及第二栅氧化层；所述第二源极与所述第一栅极暴露的部分电性连接；
[0012]所述第二栅氧化层和所述第二沟道依次环绕部分所述第二栅极，所述第二源极和所述第二漏极间隔设置在所述第二沟道上。
[0013]在一些实施例中，所述第二源极和所述第二漏极分别包裹所述第二沟道相对的两
个端部。
[0014]在一些实施例中，所述第一沟道和所述第二沟道的材质相同，均包括铟镓锌氧化物、硅和硅锗中任意一个。
[0015]在一些实施例中，所述半导体结构还包括第一数据线、第二数据线、第三数据线和第四数据线；
[0016]所述第一数据线和所述第二数据线中，其中一个用于连接位于同一第一方向所有所述第一晶体管的第一源极或者第一漏极，另一个用于连接位于同一层上的所有所述第一晶体管的第一漏极或者第一源极；
[0017]所述第三数据线和所述第四数据线中，其中一个用于连接位于同一第一方向所述第二晶体管的第二漏极或者第二栅极，另一个用于连接位于同一层上的所有所述第二晶体管的第二栅极或者第二漏极。
[0018]在一些实施例中，所述第一数据线、所述第二数据线、所述第三数据线和所述第四数据线的个数为多条；
[0019]多条所述第一数据线沿所述第二方向间隔设置，每条所述第一数据线沿所述第一方向延伸，并连接位于同一所述第一方向上的所有所述第一源极；
[0020]多条所述第二数据线沿所述第一方向间隔设置，每条所述第二数据线沿所述第二方向延伸，并连接位于同一层上的所有所述第一漏极；在相邻的两条第二数据线中，其中一条所述第二数据线在所述基底上的投影，与另一条所述第二数据线在所述基底上的投影部分重合；
[0021]多条所述第三数据线沿所述第二方向间隔设置，每条所述第三数据线沿所述第一方向延伸，并连接位于同一所述第一方向上的所有所述第二漏极；
[0022]多条所述第四数据线沿所述第一方向间隔设置，每条所述第四数据线沿第二方向延伸，并连接位于同一层上的所有所述第二栅极；在相邻的两条第四数据线中，其中一条所述第四数据线在所述基底上的投影，与另一条所述第四数据线在所述基底上的投影部分重合。
[0023]在一些实施例中，沿所述第二方向，每条所述第二数据线具有相对设置的第一表面和第二表面；
[0024]全部所述第二数据线的第一表面和所述第二表面中其中一个对齐，另外一个沿所述第一方向从上往下依次形成台阶；或者，全部所述第二数据线的长度相同，任意相邻的两条所述第二数据线的第一表面和第二表面均不对齐。
[0025]在一些实施例中，沿所述第三方向，每条所述第二数据线具有相对设置的第三表面和第四表面；
[0026]全部所述第二数据线的第三表面和所述第四表面中其中一个对齐，另外一个沿所述第一方向从上往下依次形成台阶。
[0027]在一些实施例中，所述第四数据线的结构与所述第二数据线的结构相同。
[0028]在一些实施例中，每条所述第一数据线沿所述第二方向延伸，并连接位于同一层上的所有所述第一源极，在相邻的两条第一数据线中，其中一条所述第一数据线在所述基底上的投影，与另一条所述第一数据线在所述基底上的投影部分重合；
[0029]每条所述第二数据线沿第一方向延伸，并连接位于同一所述第一方向上的第一漏
极；
[0030]每条所述第三数据线沿所述第二方向延伸，并连接位于同一层上的所有所述第二漏极；在相邻的两条第三数据线中，其中一条所述第三数据线在所述基底上的投影，与另一条所述第三数据线在所述基底上的投影部分重合；
[0031]每条所述第四数据线沿所述第一方向延伸，并连接位于同一所述第一方向的所述第二栅极。
[0032]在一些实施例中，沿所述第二方向，每条所述第一数据线具有相对设置的第五表面和第六表面；
[0033]全部所述第一数据线的第五表面和第六表面中其中一个对齐，另外一个沿所述第一方向从上往下依次形成台阶；或者，全部所述第一数据线的长度相同，任意相邻的两条所述第一数据线的第五表面和第六表面均不对齐。
[0034]在一些实施例中，沿所述第三方向，每条所述第一数据线具有相对设置的第七表面和第八表面；
[0035]全部所述第一数据线的第七表面和所述第八表面中其中一个对齐，另外一个沿所述第一方向从上往下依次形成台阶。
[0036]在一些实施例中，所述第三数据线的结构与所述第一数据线的结构相同。
[0037]在一些实施例中，所述第一数据线为读取位线，所述第二数据线为读取字线，所述第三数据线为写入位线，所述第四数据线为写入字线。
[0038]在一些实施例中，所述第三数据线与所述第四数据线之间设置有绝缘层。
[0039]与相关技术相比，本公开实施例提供的半导体结构具本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底；介质层，所述介质层设置在所述基底上；多个存储单元层，多个所述存储单元层沿第一方向间隔设置在所述介质层内，且任意相邻两个所述存储单元层在所述基底上投影重合；每个所述存储单元层均包括沿第二方向间隔设置的多个存储单元，每个所述存储单元包括第一晶体管和与所述第一晶体管连接的第二晶体管，所述第一晶体管的第一源极、第一沟道和第一漏极沿第三方向排布，所述第三方向与所述基底相互平行，所述第一方向、所述第二方向和所述第三方向相互垂直，且所述第二方向和所述第三方向位于同一水平面内。2.根据权利要求1所述的半导体结构，其特征在于，所述第一晶体管为柱状晶体管，所述第一晶体管还包括第一栅极和第一栅氧化层，所述第一栅氧化层和所述第一沟道依次环绕部分所述第一栅极，所述第一源极和所述第一漏极间隔设置在所述第一沟道上。3.根据权利要求2所述的半导体结构，其特征在于，沿所述第三方向，所述第一源极和所述第一漏极分别包裹所述第一沟道相对的两个端部。4.根据权利要求2或3所述的半导体结构，其特征在于，所述第二晶体管为柱状晶体管，所述第二晶体管包括第二栅极、第二沟道、第二源极、第二漏极以及第二栅氧化层；所述第二源极与所述第一栅极暴露的部分电性连接；所述第二栅氧化层和所述第二沟道依次环绕部分所述第二栅极，所述第二源极和所述第二漏极间隔设置在所述第二沟道上。5.根据权利要求4所述的半导体结构，其特征在于，所述第二源极和所述第二漏极分别包裹所述第二沟道相对的两个端部。6.根据权利要求5所述的半导体结构，其特征在于，所述第一沟道和所述第二沟道的材质相同，均包括铟镓锌氧化物、硅和硅锗中任意一个。7.根据权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括第一数据线、第二数据线、第三数据线和第四数据线；所述第一数据线和所述第二数据线中，其中一个用于连接位于同一第一方向所有所述第一晶体管的第一源极或者第一漏极，另一个用于连接位于同一层上的所有所述第一晶体管的第一漏极或者第一源极；所述第三数据线和所述第四数据线中，其中一个用于连接位于同一第一方向所述第二晶体管的第二漏极或者第二栅极，另一个用于连接位于同一层上的所有所述第二晶体管的第二栅极或者第二漏极。8.根据权利要求7所述的半导体结构，其特征在于，所述第一数据线、所述第二数据线、所述第三数据线和所述第四数据线的个数为多条；多条所述第一数据线沿所述第二方向间隔设置，每条所述第一数据线沿所述第一方向延伸，并连接位于同一所述第一方向上的所有所述第一源极；多条所述第二数据线沿所述第一方向间隔设置，每条所述第二数据线沿所述第二方向延伸，并连接位于同一层上的所有所述第一漏极；在相邻的两条第二数据线中，其中一条所述第二数据线在所述基底上的投影，与另一条所述第二数据线在所述基底上的投影部分重合；
多条所述第三数据线沿所述第二方向间隔设置，每条所述第三数据线沿所述...

【专利技术属性】
技术研发人员：刘佑铭，肖德元，苏星松，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：