一种无Pulse交叠的GOA电路、基板及GOA电路的驱动方法技术

本申请实施例提供了一种无Pulse交叠的GOA电路、基板及GOA电路的驱动方法，电路包括：多个GOA单元，GOA单元包括第一GOA模块、第二GOA模块、第三GOA模块；其中，第i个GOA单元的第一GOA模块的输出端与第i个GOA单元的第二GOA模块的输入端连接，第i个GOA单元的第二GOA模块的输出端与第i个GOA单元的第三GOA模块的输入端连接，第i个GOA单元的第三GOA模块的输出端与第i+1个GOA单元的第一GOA模块的输入端连接；第i个GOA单元的第二GOA模块用于对第一GOA模块输出的行扫描信号进行移位得到第一移位信号；第i个GOA单元的第三GOA模块，用于对第一移位信号进行移位得到第二移位信号，并将第二移位信号输出给第i+1个GOA单元的第一GOA模块的输入端。通过串联GOA模块，双Pulse不存在交叠。叠。叠。

【技术实现步骤摘要】
一种无Pulse交叠的GOA电路、基板及GOA电路的驱动方法


[0001]本申请涉及硅基OLED显示驱动
，特别是涉及一种无Pulse交叠的GOA电路、基板及GOA电路的驱动方法。

技术介绍

[0002]硅基OLED(Organic Light
‑
Emitting Diode，有机发光二极管)微显示器主要由称为硅基BP(Backplate，背板)的驱动模块部分和称为OLED的器件部分组成。其中，硅基BP部分主要由像素驱动电路、Source Driver(源极驱动)、Gate Driver(栅极驱动)、Emission Driver(发光控制驱动)、OSC(oscillator，振荡器)、Gamma Register(Gamma寄存器)、interface(接口)和显示控制模块等几部分组成；OLED器件部分主要由OLED、TFE(Thin File Encapsulation，薄膜封装)、CF(color filter，彩膜)以及Micro Lens(微透镜)等部分组成。
[0003]传统的硅基BP将像素驱动电路、Source Driver、Gate Driver、OSC、Gamma Register以及显示控制模块使用集成电路制造技术集成在同一芯片上，像素驱动电路、Source Driver、Gate Driver、Emission Driver等部分是模拟电路模块，而Gamma Register、interface以及显示控制模块主要为数字电路模块，集成了数字电路模块以及模拟电路模块的硅基BP是典型的SOC(System ON Chip，系统级芯片)。由于将模拟电路部分以及数字电路部分混合在同一芯片上，该芯片的制造工艺节点由模拟电路与数字电路两部分中要求较高的数字电路部分决定，大部分One Chip(同一芯片)的硅基BP使用0.11um或55nm以下的集成电路制造工艺。随着VR(Virtual Reality，虚拟显示)对大FOV(Field of View，显示区域)要求的提高，带动了VR制造商对大尺寸硅基微显示器的需求。硅基微显示器的尺寸从0.39inch、0.50inch等小尺寸发展到了目前主流的1inch及以上。随着硅基微显示器尺寸的加大，从一片12inch的wafer(晶元)上制造出的硅基BP数量从几百颗降低到了几十颗，单颗硅基BP的成本提高了5～10倍。针对高成本的大尺寸硅基BP，有人提出了将像素驱动电路、source driver、gate driver、Emission driver等模拟电路部分与OSC、Gamma register、interface以及显示控制模块等数字电路部分分开，由one chip变为two chip(两个芯片)，其中，模拟电路部分尺寸由硅基微显器的显示区域(Active Area，AA)尺寸决定，但其制造工艺要求低，可使用低工艺制程降低这部分成本，且因为将数字部分剥离，其尺寸较one chip模式有所减小，一片12inch wafer上可切割的数量更多，更够进一步降低成本。而数字部分主要包括OSC、gamma register、interface及显示控制模块，这部分尺寸较小，可使用与电路制造要求匹配的高工艺制程，通过增加一片12inch wafer上的可切割数量来降低成本，这就是所谓的Two chip模式。Two chip模式采用Panel(面板)部分与DDIC(Display Driver Integrated Chip，显示驱动集成芯片)分离的模式，在Panel上进行OLED器件的加工，完成加工与检测后，将可正常显示的成品与DDIC通过COF(Chip on FPC，驱动IC固定于柔性线路板上晶粒软膜构装技术)或者COC(Chip On Chip，芯片内置芯片技术)等方式bonding(捆绑)在一起，最终形成可控制的硅基微显示器。
[0004]硅基OLED微显示器中的传统GOA电路双Pulse(脉冲)输出时，不同行之间的Pulse有交叠的问题，交叠会导致在交叠时刻source(源极)线上无法给出正常所需的source电压值。参见图1，图中灰色部分为不同GOA行的Pulse交叠处，在第一行GOA1需要写入data信号，第三行GOA3需要写入Vofs信号的情况下，由于存在Pulse交叠问题，导致source线上无法写入正确的数据信息。

技术实现思路

[0005]本申请实施例的目的在于提供一种无Pulse交叠的GOA电路、基板及GOA电路的驱动方法，以减少Pulse交叠。具体技术方案如下：
[0006]第一方面，本申请实施例提供了一种无Pulse交叠的GOA电路，所述电路包括：
[0007]多个GOA单元，所述GOA单元包括第一GOA模块、第二GOA模块、第三GOA模块；其中，第i个GOA单元的第一GOA模块的输出端与第i个GOA单元的第二GOA模块的输入端连接，第i个GOA单元的第二GOA模块的输出端与第i个GOA单元的第三GOA模块的输入端连接，第i个GOA单元的第三GOA模块的输出端与第i+1个GOA单元的第一GOA模块的输入端连接；第1个GOA单元的第一GOA模块的输入端连接SIN信号端；i属于1到N
‑
1，N为GOA单元的数量；
[0008]第i个GOA单元的第一GOA模块，用于输出第i行的行扫描信号；
[0009]第i个GOA单元的第二GOA模块，用于对所述第i行的行扫描信号进行移位，得到第一移位信号；
[0010]第i个GOA单元的第三GOA模块，用于对所述第一移位信号进行移位，得到第二移位信号，并将所述第二移位信号输出给第i+1个GOA单元的第一GOA模块的输入端。
[0011]在一种可能的实施方式中，第i个GOA单元的第一GOA模块的第一时钟端连接SCK1端，第i个GOA单元的第一GOA模块的第二时钟端连接SCK2端，第i个GOA单元的第一GOA模块的VGH端连接VGH信号端，第i个GOA单元的第一GOA模块的VGL端连接VGL信号端；第i个GOA单元的第二GOA模块的第一时钟端连接SCK2端，第i个GOA单元的第二GOA模块的第二时钟端连接SCK1端，第二GOA模块的VGH端连接VGH信号端，第二GOA模块的VGL端连接VGL信号端；第i个GOA单元的第三GOA模块的第一时钟端连接SCK1端，第i个GOA单元的第三GOA模块的第二时钟端连接SCK2端，第i个GOA单元的第三GOA模块的VGH端连接VGH信号端，第i个GOA单元的第三GOA模块的VGL端连接VGL信号端；
[0012]第i+1个GOA单元的第一GOA模块的第一时钟端连接SCK2端，第i+1个GOA单元的第一GOA模块的第二时钟端连接SCK1端，第i+1个GOA单元的第一GOA模块的VGH端连接VGH信号端，第i+1个GOA单元的第一GOA模块的VGL端连接VGL信号端；第i+1个GOA单元的第二GOA模块的第一时钟端连接SCK1端，第i+1个GOA单元的第二GOA模块的第二时钟端连接SCK2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无Pulse交叠的GOA电路，其特征在于，所述电路包括：多个GOA单元，所述GOA单元包括第一GOA模块、第二GOA模块、第三GOA模块；其中，第i个GOA单元的第一GOA模块的输出端与第i个GOA单元的第二GOA模块的输入端连接，第i个GOA单元的第二GOA模块的输出端与第i个GOA单元的第三GOA模块的输入端连接，第i个GOA单元的第三GOA模块的输出端与第i+1个GOA单元的第一GOA模块的输入端连接；第1个GOA单元的第一GOA模块的输入端连接SIN信号端；i属于1到N
‑
1，N为GOA单元的数量；第i个GOA单元的第一GOA模块，用于输出第i行的行扫描信号；第i个GOA单元的第二GOA模块，用于对所述第i行的行扫描信号进行移位，得到第一移位信号；第i个GOA单元的第三GOA模块，用于对所述第一移位信号进行移位，得到第二移位信号，并将所述第二移位信号输出给第i+1个GOA单元的第一GOA模块的输入端。2.根据权利要求1所述的电路，其特征在于，第i个GOA单元的第一GOA模块的第一时钟端连接SCK1端，第i个GOA单元的第一GOA模块的第二时钟端连接SCK2端，第i个GOA单元的第一GOA模块的VGH端连接VGH信号端，第i个GOA单元的第一GOA模块的VGL端连接VGL信号端；第i个GOA单元的第二GOA模块的第一时钟端连接SCK2端，第i个GOA单元的第二GOA模块的第二时钟端连接SCK1端，第二GOA模块的VGH端连接VGH信号端，第二GOA模块的VGL端连接VGL信号端；第i个GOA单元的第三GOA模块的第一时钟端连接SCK1端，第i个GOA单元的第三GOA模块的第二时钟端连接SCK2端，第i个GOA单元的第三GOA模块的VGH端连接VGH信号端，第i个GOA单元的第三GOA模块的VGL端连接VGL信号端；第i+1个GOA单元的第一GOA模块的第一时钟端连接SCK2端，第i+1个GOA单元的第一GOA模块的第二时钟端连接SCK1端，第i+1个GOA单元的第一GOA模块的VGH端连接VGH信号端，第i+1个GOA单元的第一GOA模块的VGL端连接VGL信号端；第i+1个GOA单元的第二GOA模块的第一时钟端连接SCK1端，第i+1个GOA单元的第二GOA模块的第二时钟端连接SCK2端，第i+1个GOA单元的第二GOA模块的VGH端连接VGH信号端，第i+1个GOA单元的第二GOA模块的VGL端连接VGL信号端；第i+1个GOA单元的第三GOA模块的第一时钟端连接SCK2端，第i+1个GOA单元的第三GOA模块的第二时钟端连接SCK1端，第i+1个GOA单元的第三GOA模块的VGH端连接VGH信号端，第i+1个GOA单元的第三GOA模块的VGL端连接VGL信号端。3.根据权利要求2所述的电路，其特征在于，所述GOA模块包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第一电容、第二电容；所述第一MOS管的栅极分别与所述第一时钟端、所述第四MOS管的第二端、所述第五MOS管的栅极连接，所述第一MOS管的第二端与所述GOA模块的输入端连接，所述第一MOS管的第一端分别与所述第二MOS管的第二端、所述第八MOS管的第一端、所述第四MOS管的栅极连接；所述第二MOS管的栅极分别与所述第二时钟端、所述第七MOS管的第二端连接，所述第二MOS管的第一端与所述第三MOS管的第一端连接；所述第三MOS管的栅极分别与所述第四MOS管的第一端、所述第五MOS管的第一端、所述第六MOS管的栅极、所述第一电容的第二端连接，所述第三MOS管的第二端分别与所述VGH
端、所述第一电容的第一端、所...

【专利技术属性】
技术研发人员：马瑶希，范龙飞，卢鹏程，江尚洪，杨盛际，陈小川，李大超，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：