半导体器件、其制作方法、三维存储器及存储系统技术方案

本发明专利技术提供了一种半导体器件、其制作方法、三维存储器及存储系统，半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。通过本发明专利技术的方法，于环状沟槽的顶部向下形成沟槽扩口部，即对环状沟槽进行扩孔，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。以提高器件的良率和可靠性。以提高器件的良率和可靠性。

【技术实现步骤摘要】
半导体器件、其制作方法、三维存储器及存储系统


[0001]本专利技术涉及半导体
，具体涉及一种半导体器件、其制作方法、三维存储器及存储系统。

技术介绍

[0002]近年来，闪存存储器(Flash Memory)的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器(例如3D NAND Flash)应运而生。三维存储器中形成有交替堆叠的多层数据存储单元，将平面结构转化为立体结构，以提高三维存储器的存储密度和集成度。
[0003]三维存储器可采用密封环(Seal Ring，SR)释放、阻隔三维存储器在封装过程中产生的应力，并阻隔三维存储器在制造、使用时的水汽，从而了保持三维存储器的可靠性。但是，现有技术对于密封环的形成，存在有可靠度的问题。因此，需要不断地优化形成密封环的工艺过程，以不断提高器件的良率和可靠性。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件、其制作方法、三维存储器及存储系统，以提高器件的良率和可靠性。
[0005]为了解决上述问题，本专利技术提供了一种半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。
[0006]其中，形成环状沟槽，具体包括：
[0007]形成第一沟槽，第一沟槽穿过部分介质层且环绕堆叠结构设置；
[0008]于第一沟槽的底部向下形成第二沟槽，第二沟槽贯穿介质层并延伸到衬底，第一沟槽和第二沟槽在沿平行于衬底的表面的第一方向上分别具有第一宽度和第二宽度，第一宽度大于第二宽度。
[0009]其中，形成沟槽扩口部，具体包括：
[0010]自包围第一沟槽的介质层的顶部向下形成含盖第一沟槽和至少部分第二沟槽的沟槽扩口部，且沟槽扩口部的下端连接第二沟槽；
[0011]其中，沟槽扩口部的顶端在第一方向具有第三宽度，第一沟槽在沿衬底厚度方向的第二方向上具有第一深度，沟槽扩口部在第二方向上具有第二深度，第三宽度大于第一宽度，第二深度大于第一深度。
[0012]其中，堆叠结构包括台阶结构，台阶结构包括以台阶的形式层叠设置的栅极层和
绝缘层，半导体器件的制作方法，还包括：
[0013]形成第一台阶接触孔，第一台阶接触孔穿过部分介质层；
[0014]于第一台阶接触孔的底部向下形成第二台阶接触孔，第二台阶接触孔穿过部分介质层并延伸到各相对应的栅极层；
[0015]其中，第一台阶接触孔与第一沟槽在同一刻蚀步骤中形成，第二台阶接触孔与第二沟槽在同一刻蚀步骤中形成，第一台阶接触孔在第一方向上的宽度大于第二台阶接触孔在第一方向上的宽度。
[0016]其中，在形成半导体结构之后，还包括：
[0017]形成第一贯穿阵列接触孔，第一贯穿阵列接触孔贯穿部分介质层，且靠近堆叠结构；
[0018]于第一贯穿阵列接触孔的底部向下形成第二贯穿阵列接触孔，第二贯穿阵列接触孔贯穿介质层并延伸到衬底；
[0019]第一贯穿阵列接触孔与第一沟槽在同一刻蚀步骤中形成，第二贯穿阵列接触孔与第二沟槽在同一刻蚀步骤中形成，第一贯穿阵列接触孔在第一方向上的宽度大于第二贯穿阵列接触孔在第一方向上的宽度。
[0020]其中，在于覆盖沟道结构的介质层中形成开孔之后，还包括：
[0021]在开孔中形成沟道触点，沟道触点与沟道结构连通。
[0022]其中，在形成沟槽扩口部之后，还包括：
[0023]在形成沟道触点的步骤中同时对沟槽扩口部和环状沟槽进行封闭材料的填充，封闭材料环绕堆叠结构设置而形成封闭环。
[0024]其中，在形成沟槽扩口部之前，还包括：
[0025]在介质层上形成掩膜层，掩膜层具有第一掩膜开口和第二掩膜开口，第一掩膜开口与沟槽扩口部相对应，第二掩膜开口与开孔相对应。
[0026]为了解决上述问题，本申请实施例还提供了一种半导体器件，包括：衬底；
[0027]位于衬底上的堆叠结构；贯穿堆叠结构的沟道结构；覆盖堆叠结构和至少部分衬底的介质层；位于介质层中的密封环，密封环的顶部形成有沟槽扩口部结构，密封环环绕堆叠结构设置；位于介质层中的沟道触点，沟道触点与沟道结构连通；其中，沟槽扩口部结构自顶端到下端呈推拔状。
[0028]其中，半导体器件，还包括：
[0029]堆叠结构包括台阶结构，台阶结构包括以台阶的形式层叠设置的栅极层和绝缘层；
[0030]位于堆叠结构中的第一台阶触点和第二台阶触点，第二台阶触点位于第一台阶触点的下方并于第一台阶触点连通，且第二台阶触点穿过部分介质层并延伸到各相对应的栅极层，第一台阶触点在第一方向上的宽度大于第二台阶触点在第一方向上的宽度。
[0031]其中，半导体器件，还包括：
[0032]位于介质层中的第一贯穿阵列触点和第二贯穿阵列触点，第二贯穿阵列触点位于第一贯穿阵列触点的下方并与第一贯穿阵列触点连通，且第二贯穿阵列触点贯穿介质层并延伸到衬底，第一贯穿阵列触点在第一方向上的宽度大于第二贯穿阵列触点在第一方向上的宽度。
[0033]为了解决上述问题，本申请实施例还提供了一种三维存储器，三维存储器包括阵列存储结构和外围电路，其中，阵列存储结构包括上述任一项的半导体器件。
[0034]为了解决上述问题，本申请实施例还提供了一种存储系统，存储系统包括控制器和三维存储器，控制器耦合至三维存储器并用于控制三维存储器存储数据，三维存储器包括上述任一项的半导体器件。
[0035]本专利技术的有益效果是：区别于现有技术，本专利技术提供了一种半导体器件、其制作方法、三维存储器及存储系统，半导体器件的制作方法，包括：形成半导体结构，半导体结构包括衬底、位于衬底上的堆叠结构、贯穿堆叠结构的沟道结构，以及覆盖堆叠结构和至少部分衬底的介质层；形成环状沟槽，环状沟槽穿过介质层并延伸到衬底，且环绕堆叠结构设置；于环状沟槽的顶部向下形成沟槽扩口部；于覆盖沟道结构的介质层中形成开孔；其中，沟槽扩口部与开孔在同一刻蚀步骤中形成。通过本专利技术的方法，于环状沟槽的顶部向下形成沟槽扩口部，即对环状沟槽进行扩孔，有利于沟槽的填充材料的填充质量，改善含氟的气体会从填充材料的空隙中扩散出来问题，以提高器件的良率和可靠性。
附图说明
[0036]下面结合附图，通过对本专利技术的具体实施方式详细描述，将使本专利技术的技术方案及其它有益效果显而易见。
[0037]图1为本专利技术实施例提供的半导体器件的制作方法流程图。
[0038]图2a本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述半导体器件的制作方法，包括：形成半导体结构，所述半导体结构包括衬底、位于所述衬底上的堆叠结构、贯穿所述堆叠结构的沟道结构，以及覆盖所述堆叠结构和至少部分所述衬底的介质层；形成环状沟槽，所述环状沟槽穿过所述介质层并延伸到所述衬底，且环绕所述堆叠结构设置；于所述环状沟槽的顶部向下形成沟槽扩口部；于覆盖所述沟道结构的所述介质层中形成开孔；其中，所述沟槽扩口部与所述开孔在同一刻蚀步骤中形成。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述形成环状沟槽，具体包括：形成第一沟槽，所述第一沟槽穿过部分所述介质层且环绕所述堆叠结构设置；于所述第一沟槽的底部向下形成第二沟槽，所述第二沟槽贯穿所述介质层并延伸到所述衬底，所述第一沟槽和所述第二沟槽在沿平行于所述衬底的表面的第一方向上分别具有第一宽度和第二宽度，所述第一宽度大于所述第二宽度。3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述形成沟槽扩口部，具体包括：自包围所述第一沟槽的所述介质层的顶部向下形成含盖所述第一沟槽和至少部分所述第二沟槽的所述沟槽扩口部，且所述沟槽扩口部的下端连接所述第二沟槽；其中，所述沟槽扩口部的顶端在所述第一方向具有第三宽度，所述第一沟槽在沿所述衬底厚度方向的第二方向上具有第一深度，所述沟槽扩口部在所述第二方向上具有第二深度，所述第三宽度大于所述第一宽度，所述第二深度大于所述第一深度。4.如权利要求2所述的半导体器件的制作方法，其特征在于，所述堆叠结构包括台阶结构，所述台阶结构包括以台阶的形式层叠设置的栅极层和绝缘层，所述半导体器件的制作方法，还包括：形成第一台阶接触孔，所述第一台阶接触孔穿过部分所述介质层；于所述第一台阶接触孔的底部向下形成第二台阶接触孔，所述第二台阶接触孔穿过部分所述介质层并延伸到各相对应的所述栅极层；其中，所述第一台阶接触孔与所述第一沟槽在同一刻蚀步骤中形成，所述第二台阶接触孔与所述第二沟槽在同一刻蚀步骤中形成，所述第一台阶接触孔在所述第一方向上的宽度大于所述第二台阶接触孔在所述第一方向上的宽度。5.如权利要求2所述的半导体器件的制作方法，其特征在于，在所述形成半导体结构之后，还包括：形成第一贯穿阵列接触孔，所述第一贯穿阵列接触孔贯穿部分所述介质层，且靠近所述堆叠结构；于所述第一贯穿阵列接触孔的底部向下形成第二贯穿阵列接触孔，所述第二贯穿阵列接触孔贯穿所述介质层并延伸到所述衬底；所述第一贯穿阵列接触孔与所述第一沟槽在同一刻蚀步骤中形成，所述第二贯穿阵列接触孔与所述第二沟槽在同一刻蚀步骤中形成，所...

【专利技术属性】
技术研发人员：曾臻，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：