碳化硅外延衬底及碳化硅半导体器件的制造方法技术

碳化硅外延衬底具有碳化硅衬底和碳化硅外延层。碳化硅外延层位于碳化硅衬底上。碳化硅外延层包括与碳化硅衬底接触的边界面和与边界面相对的主面。主面具有外周缘、与外周缘相距5mm以内的外周区域以及被外周区域包围的中央区域。在将外周区域中的双肖克莱型堆垛层错的面密度设为第一面密度、将中央区域中的双肖克莱型堆垛层错的面密度设为第二面密度的情况下，第一面密度为第二面密度的5倍以上。第二面密度为0.2个cm

【技术实现步骤摘要】
【国外来华专利技术】碳化硅外延衬底及碳化硅半导体器件的制造方法


[0001]本公开涉及碳化硅外延衬底及碳化硅半导体器件的制造方法。本申请要求2020年1月29日提交的日本专利申请特愿2020
‑
012522号作为优先权。该日本专利申请中记载的全部记载内容通过参照援引至本说明书。

技术介绍

[0002]日本特开2018
‑
162178号公报(专利文献1)中公开了一种碳化硅的外延生长方法，其特征在于，使双肖克莱型堆垛层错(double Shockley
‑
type stacking faults)为5个cm
‑2以下。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2018
‑
162178号公报

技术实现思路

[0006]本公开涉及的碳化硅外延衬底具备碳化硅衬底和碳化硅外延层。碳化硅外延层位于碳化硅衬底上。碳化硅外延层包括与碳化硅衬底接触的边界面和与边界面相对的主面。主面具有外周缘、与外周缘相距5mm以内的外周区域以及被外周区域包围的中央区域。在将外周区域中的双肖克莱型堆垛层错的面密度设为第一面密度、将中央区域中的双肖克莱型堆垛层错的面密度设为第二面密度的情况下，第一面密度为第二面密度的5倍以上。第二面密度为0.2个cm
‑2以上。外周区域中的单肖克莱型堆垛层错的面密度为0.5个cm
‑2以下。
附图说明
[0007]图1是表示本实施方式涉及的碳化硅外延衬底的构成的俯视示意图。
[0008]图2是沿图1的II
‑
II线的剖视示意图。
[0009]图3是表示利用光致发光法测量外周区域得到的状态的放大俯视示意图。
[0010]图4是表示利用光致发光法测量中央区域得到的状态的放大俯视示意图。
[0011]图5是表示观察第一主面得到的状态的俯视示意图。
[0012]图6是表示bow为负值的情况下的第一主面的形状的示意图。
[0013]图7是表示bow为正值的情况下的第一主面的形状的示意图。
[0014]图8是表示本实施方式涉及的碳化硅外延衬底的制造方法的概况的流程图。
[0015]图9是表示本实施方式涉及的碳化硅外延衬底的制造方法的第一工序的剖视示意图。
[0016]图10是表示本实施方式涉及的碳化硅外延衬底的制造方法的离子注入工序的剖视示意图。
[0017]图11是表示本实施方式涉及的碳化硅外延衬底的制造方法的氢处理工序的剖视示意图。
[0018]图12是表示本实施方式涉及的碳化硅半导体器件的制造方法的概况的流程图。
[0019]图13是表示本实施方式涉及的碳化硅半导体器件的制造方法的离子注入工序的剖视示意图。
[0020]图14是表示本实施方式涉及的碳化硅半导体器件的制造方法的氧化膜形成工序的剖视示意图。
[0021]图15是表示本实施方式涉及的碳化硅半导体器件的构成的剖视示意图。
[0022]图16是表示外延生长前后的bow的变化的图。
具体实施方式
[0023][本公开要解决的技术问题][0024]本公开的目的在于，提供能够提高可靠性的碳化硅外延衬底及碳化硅半导体器件的制造方法。
[0025][本公开的效果][0026]根据本公开，能够提供可提高可靠性的碳化硅外延衬底及碳化硅半导体器件的制造方法。
[0027][本公开的实施方式的概要][0028]首先，对本公开的实施方式的概要进行说明。在本说明书的结晶学记载中，分别用[]表示单独的晶向，用＜＞表示组晶向，用()表示单独面，用{}表示组面。结晶学上的指数为负的情况通常通过在数字上方标注
“‑”
(横杠)来表现，但在本说明书中，通过在数字之前标注负的符号来表现结晶学上的负的指数。
[0029](1)本公开涉及的碳化硅外延衬底100具备碳化硅衬底10和碳化硅外延层20。碳化硅外延层20位于碳化硅衬底10上。碳化硅外延层20包括与碳化硅衬底10接触的边界面11和与边界面11相对的主面1。主面1具有外周缘5、与外周缘5相距5mm以内的外周区域31以及被外周区域31包围的中央区域32。在将外周区域31中的双肖克莱型堆垛层错7的面密度设为第一面密度、将中央区域32中的双肖克莱型堆垛层错7的面密度设为第二面密度的情况下，第一面密度为第二面密度的5倍以上。第二面密度为0.2个cm
‑2以上。外周区域31中的单肖克莱型堆垛层错8的面密度为0.5个cm
‑2以下。
[0030](2)在上述(1)涉及的碳化硅外延衬底100中，定量地规定主面1的翘曲量的bow也可以为负值。
[0031](3)在上述(1)或(2)涉及的碳化硅外延衬底100中，第二面密度也可以为1.0个cm
‑2以下。
[0032](4)在上述(1)至(3)中任一项涉及的碳化硅外延衬底100中，第一面密度也可以为2.0个cm
‑2以上。
[0033](5)本公开涉及的碳化硅半导体器件300的制造方法具备以下工序。制备上述(1)至(4)中任一项所述的碳化硅外延衬底100。对碳化硅外延衬底100进行加工。
[0034][本公开的实施方式的详情][0035]以下，对本公开的实施方式的详情进行说明。在以下的说明中，对相同或对应的要素标注相同的附图标记，并对它们不重复进行相同的说明。
[0036](碳化硅外延衬底)
[0037]图1是表示本实施方式涉及的碳化硅外延衬底的构成的俯视示意图。图2是沿图1的II
‑
II线的剖视示意图。如图1及图2所示，本实施方式涉及的碳化硅外延衬底100具有碳化硅衬底10和碳化硅外延层20。碳化硅外延层20位于碳化硅衬底10上。碳化硅外延层20与碳化硅衬底10接触。碳化硅外延层20构成碳化硅外延衬底100的表面(第一主面1)。碳化硅衬底10构成碳化硅外延衬底100的背面(第二主面12)。
[0038]碳化硅外延层20具有主面(第一主面1)和边界面11。边界面11与第一主面1相对。边界面11与碳化硅衬底10接触。第一主面1包括外周缘5、外周区域31以及中央区域32。外周区域31是与外周缘5相距5mm以内的区域。如图1所示，在碳化硅外延层20的厚度方向上看，外周区域31为环状。中央区域32被外周区域31包围。中央区域32包括第一主面1的中心6。需要注意的是，在本说明书中，碳化硅外延层20的厚度方向是指，在以碳化硅外延衬底100的背面(第二主面12)与平坦面接触的方式将碳化硅外延衬底100配置于平坦面上的情况下相对于平坦面垂直的方向。
[0039]外周缘5例如具有定向平面3和圆弧状部4。定向平面3沿第一方向101延伸。如图1所示，在碳化硅外延层20的厚度方向上看，定向平面3为直线状。圆弧状部4与定向平面3相连。在碳化硅外延层20的厚度方向上看，圆弧状部4为圆弧状。在碳化硅外延层本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种碳化硅外延衬底，具备：碳化硅衬底；以及碳化硅外延层，位于所述碳化硅衬底上，所述碳化硅外延层包括与所述碳化硅衬底接触的边界面和与所述边界面相对的主面，所述主面具有外周缘、与所述外周缘相距5mm以内的外周区域以及被所述外周区域包围的中央区域，在将所述外周区域中的双肖克莱型堆垛层错的面密度设为第一面密度、将所述中央区域中的双肖克莱型堆垛层错的面密度设为第二面密度的情况下，所述第一面密度为所述第二面密度的5倍以上，所述第二面密度为0.2个cm
‑2以上，所述外周区域中的单肖克莱型堆...

【专利技术属性】
技术研发人员：伊东洋典，西口太郎，樱田隆，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：