一种芯片内部接近无损的高精度电流采样电路及方法技术

本发明专利技术提供一种芯片内部接近无损的高精度电流采样电路及方法，所述电路包括金属采样电阻Rsample、开关sw1、开关sw2、修调电阻Rt1、修调电阻Rt2、电阻Rt、运算放大器OS、MOS管Mo、电阻Rsnsout和修调模块trim；其中，所述金属采样电阻Rsample为芯片内部的顶层或次顶层金属电阻。本发明专利技术通过利用芯片内部的金属电阻以及采用并联采样方式来实现高精度电流采样，所述金属采样电阻Rsample为芯片内部的顶层或次顶层金属电阻，这样金属电阻下面的面积还可以正常利用，能够解决浪费硅片面积的问题，同时能够将此金属电阻的阻值尽量做小，即可以做到接近无损的高精度电流采样。近无损的高精度电流采样。近无损的高精度电流采样。

【技术实现步骤摘要】
一种芯片内部接近无损的高精度电流采样电路及方法


[0001]本专利技术涉及芯片内部电流采样
，具体而言，涉及一种芯片内部接近无损的高精度电流采样电路及方法。

技术介绍

[0002]在各种不同的电路系统中，大部分都会有电流采样的需求，以实现过流保护或者系统功率计算或者均流等目的。
[0003]传统的芯片外部电流采样方法如下：(1)通过传感器进行电流采样通过传感器进行电流采样时需要在芯片外部添加电流互感器或者霍尔电流传感器，从而大大降低了电路的集成度，占用了较大面积。
[0004](2)通过采样电阻进行电流采样通过采样电阻进行电流采样时需要在芯片外部添加采样电阻，不仅会大大降低了电路的集成度，占用了较大面积，并且还对电阻的精度选择有较高要求，而且在实际产线贴片后的引入的误差需要增加产线的测试校准，成本较高。
[0005](3)通过电流采样芯片进行电流采样通过专用的电流采样芯片如AD8217等进行电流采样，也存在集成度较低，成本较高，精度也不太高的问题。
[0006]由上可知，在芯片外部进行电流采样存在诸多问题，因此在芯片内部集成高精度电流采样方案具有集成度高，不需要额外增加产线校准，对应用比较友好。
[0007]传统的芯片内部电流采样方法如下：在芯片内部运用MOS管作为采样电阻的并联电流采样，如图1所示，其中包括电源Vin、采样MOS管Ms、MOS管Mr、MOS管Mo、电阻Rsnsout、运算放大器OS、电压vos、电压vos_th、控制电压Vbias、MOS管Mo的输出电压Vsns_out、待采样电流Iload。待采样电流Iload的采样MOS管Ms与采样后输出支路的MOS管Mr均为NMOS管，即常见的并联采样模式，这种并联采样模式如果采样MOS管Ms工作在深线性区或者工作于饱和区，都可以获得较高的电流采样精度；但如果此采样MOS管Ms既有可能工作于深线性区也可能工作于饱和区，比如高压NMOS LDO应用，那么电流采样精度就很难保证；这时候需要增加额外的补偿电路来补偿不同区域内的误差；而且补偿后精度最高可能做到
±
1%以内。
[0008]针对类似高压NMOS LDO应用，传统的解决方案是在采样MOS管Ms前面串联一个工作于深线性区的MOS管Mp，然后再做并联采样，如图2所示，其中包括电源Vin、采样MOS管Ms、MOS管Mp、MOS管Mr、MOS管Mo、电阻Rsnsout、运算放大器OS、电压Vgs、控制电压Vbias、MOS管Mo的输出电压Vsns_out、待采样电流Iload。该方案可以解决MOS管Ms工作于深线性区和饱和区的问题，可以获得比较高的电流采样精度，但引入的问题当内部阻抗要求很小，比如从输入到输出要求阻抗小于30mohm等应用场景时，MOS管Mp的阻抗要做到小于10mohm以下的量级时，会浪费比较大的硅片面积，从而增加成本，而且MOS管Mp还需要额外的驱动电路，增
加设计的复杂度。

技术实现思路

[0009]本专利技术旨在提供一种芯片内部接近无损的高精度电流采样电路及方法，以解决传统电流采样方法存在电流采样精度不高或浪费硅片面积的问题。
[0010]本专利技术提供的一种芯片内部接近无损的高精度电流采样电路，包括金属采样电阻Rsample、开关sw1、开关sw2、修调电阻Rt1、修调电阻Rt2、电阻Rr、运算放大器OS、MOS管Mo、电阻Rsnsout和修调模块trim；其中，所述金属采样电阻Rsample为芯片内部的顶层或次顶层金属电阻；金属采样电阻Rsample的一端一方面经开关sw1连接修调电阻Rt1的一端、另一方面连接电阻Rr的一端；金属采样电阻Rsample的另一端经开关sw2连接修调电阻Rt1的一端；电阻Rr的另一端一方面连接修调电阻Rt2的一端，另一方面连接MOS管Mo的漏极；修调电阻Rt1的另一端一方面连接修调模块trim的一端，另一方面连接运算放大器OS的负输入端；修调电阻Rt2的另一端一方面连接修调模块trim的另一端，另一方面连接运算放大器OS的正输入端；运算放大器OS的输出端连接MOS管Mo的栅极；MOS管Mo的源极经电阻Rsnsout接地。
[0011]在一些实施例中，所述开关sw1和开关sw2采用MOS管实现。
[0012]在一些实施例中，所述开关sw1采用MOS管Ma，开关sw2采用MOS管Mb；金属采样电阻Rsample的一端经MOS管Ma的源极和漏极连接修调电阻Rt1的一端；金属采样电阻Rsample的另一端经MOS管Mb的源极和漏极连接修调电阻Rt1的一端；MOS管Ma和MOS管Mb的栅极用于输入控制信号，控制MOS管Ma和MOS管Mb的通断。
[0013]在一些实施例中，开关sw1和开关sw2的开关状态相反。
[0014]在一些实施例中，所述修调模块trim包括电流输出单元Itrim1和电流输出单元Itrim2；修调电阻Rt1的另一端经电流输出单元Itrim1接地；修调电阻Rt2的另一端经电流输出单元Itrim2接地。
[0015]在一些实施例中，金属采样电阻的阻值为1mohm~4mohm。
[0016]本专利技术还提供一种芯片内部接近无损的高精度电流采样方法，所述高精度电流采样方法采用上述的芯片内部接近无损的高精度电流采样电路实现；所述高精度电流采样方法包括：S100，将金属采样电阻Rsample设置在待检测电路中；S200，断开开关sw2，闭合开关sw1，开启电流输出单元Itrim1，读取此时的输出电压Vsns_out1：Vsns_out1=(Itrim1
×
Rt1+vos)/Rr
×
Rsnsout
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)S300，断开开关sw1，闭合开关sw2，保持步骤S200中电流输出单元Itrim1的状态，读取此时输出电压Vsns_out2：Vsns_out2=(Itrim1
×
Rt1+vos+Iload
×
Rsample)/Rr
×
Rsnsout
ꢀꢀꢀꢀꢀ
(2)S400，由式(1)和式(2)求得待检测电路的采样电流Iload：Iload=(Vsns_out2
‑
Vsns_out1)
×
Rr/(Rsample
×
Rsnsout)
ꢀꢀꢀꢀꢀ
(3)
其中，vos为运算放大器OS的失调电压。
[0017]在一些实施例中，步骤S100中金属采样电阻Rsample设置在待检测电路的输入端或输出端。
[0018]综上所述，由于采用了上述技术方案，本专利技术的有益效果是：本专利技术通过利用芯片内部的金属电阻以及采用并联采样方式来实现高精度电流采样，所述金属采样电阻Rsample为芯片内部的顶层或次顶层金属电阻，这样金属电阻下面的面积还可以正常利用，能够解决浪费硅片面积的问题，同时能够将此金属电阻的阻值尽量做小，比如1mohm~4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片内部接近无损的高精度电流采样电路，其特征在于，包括金属采样电阻Rsample、开关sw1、开关sw2、修调电阻Rt1、修调电阻Rt2、电阻Rr、运算放大器OS、MOS管Mo、电阻Rsnsout和修调模块trim；其中，所述金属采样电阻Rsample为芯片内部的顶层或次顶层金属电阻；金属采样电阻Rsample的一端一方面经开关sw1连接修调电阻Rt1的一端、另一方面连接电阻Rr的一端；金属采样电阻Rsample的另一端经开关sw2连接修调电阻Rt1的一端；电阻Rr的另一端一方面连接修调电阻Rt2的一端，另一方面连接MOS管Mo的漏极；修调电阻Rt1的另一端一方面连接修调模块trim的一端，另一方面连接运算放大器OS的负输入端；修调电阻Rt2的另一端一方面连接修调模块trim的另一端，另一方面连接运算放大器OS的正输入端；运算放大器OS的输出端连接MOS管Mo的栅极；MOS管Mo的源极经电阻Rsnsout接地。2.根据权利要求1所述的芯片内部接近无损的高精度电流采样电路，其特征在于，所述开关sw1和开关sw2采用MOS管实现。3.根据权利要求2所述的芯片内部接近无损的高精度电流采样电路，其特征在于，所述开关sw1采用MOS管Ma，开关sw2采用MOS管Mb；金属采样电阻Rsample的一端经MOS管Ma的源极和漏极连接修调电阻Rt1的一端；金属采样电阻Rsample的另一端经MOS管Mb的源极和漏极连接修调电阻Rt1的一端；MOS管Ma和MOS管Mb的栅极用于输入控制信号，控制MOS管Ma和MOS管Mb的通断。4.根据权利要求1所述的芯片内部接近无损的高精度电流采样电路，其特征在于，开关sw1和开关sw2的开关状态相反。5.根据权利要求1所述的芯片内部接近无损的高精度电流采样电路，其特征在于，金属采样电阻的阻值为1mohm~4mohm。6.根据权利要求1
‑
5任一项所述的芯片内...

【专利技术属性】
技术研发人员：王建平，梁恩主，任才华，
申请(专利权)人：成都市易冲半导体有限公司，
类型：发明
国别省市：