亚带隙补偿参考电压生成电路制造技术

本公开的实施例涉及亚带隙补偿参考电压生成电路。亚带隙参考电压生成器包括生成参考电流(与绝对温度成比例)的参考电流生成器、从参考电流生成输入电压(与绝对温度成比例)的电压生成器、以及差分放大器。差分放大器由参考电流偏置，并且具有接收输入电压的输入和生成与绝对温度成比例的电压的电阻器，该电压与输入电压相加以产生温度不敏感输出参考电压。参考电流生成器可以生成参考电流作为第一和第二晶体管的偏置电压之间的差的函数。通过施加与绝对温度成比例的电流经过在第二晶体管的偏置电压和地之间串联耦合的多个晶体管，并且在多个晶体管中给定的相邻晶体管之间分接节点，电压生成器可以生成输入电压。电压生成器可以生成输入电压。电压生成器可以生成输入电压。

【技术实现步骤摘要】
亚带隙补偿参考电压生成电路
[0001]分案申请说明
[0002]本申请是申请日为2019年9月4日、申请号为201910834152.4、名称为“亚带隙补偿参考电压生成电路”的中国专利申请的分案申请。


[0003]本公开涉及与温度无关的参考电压生成的领域，并且具体地涉及用于生成与温度无关的参考电压的电路，该参考电压是所生成的带隙电压的一部分。

技术介绍

[0004]无论温度如何变化，集成电路技术都不提供本质上恒定的参考电压。因此，实际方法是通过组合具有精确互补的温度特性的两个电压生成与温度无关的参考电压。通过将随温度增加的电压(例如，与绝对温度成比例)与随温度降低的电压(例如，与绝对温度互补)相加，只要这些电压的斜率在幅值上相等但符号相反，结果将是与温度无关的电压。
[0005]用于生成这种与温度无关的参考电压的常见电路被称为“带隙电压生成器”，其通常具有大约1.25V的输出电压(其接近0K时理论上1.22eV的硅带隙，因此名称为“带隙电压”生成器)。
[0006]然而，在某些情况下，可能需要生成与温度无关的参考电压，该参考电压仅是带隙电压的一部分。这可以称为亚带隙参考电压。
[0007]例如，一种已知的亚带隙参考电压生成器在N.Sun和R.Sobot的“CMOS中的低电力低电压带隙参考(A Low
‑
power Low
‑
voltage Bandgap Reference in CMOS)”中被描述，该文章被发表于2010年的电子和计算机工程(Electrical and Computer Engineering)，2010年5月第23期加拿大会议。该设计使用与绝对温度成比例(PTAT)并且与绝对温互补度(CTAT)的部件并行实现的补偿电流生成来生成亚带隙参考电压。然而，这种设计可能会遇到在装置启动时达到稳定性的问题，并且在某些情况下，产生的亚带隙参考电压可能略微变化。
[0008]另一种已知的亚带隙参考电压生成器在Joao Navarro和Eder Ishibe的“具有低于1V操作的简单CMOS带隙参考电路(A simple CMOS bandgap reference circuit with sub 1V operation)”中被描述，该文章被发表于2011年IEEE国际研讨会的电路和系统(Circuits and Systems，IEEE International Symposium)。该设计通过使用电阻器上的已知电压差对PTAT和CTAT电流求和来生成亚带隙参考电压。但是，所产生的亚带隙参考电压会受到电阻器工艺变化以及电阻器关于温度的电阻变化的影响。
[0009]另一种已知的亚带隙参考电压生成器在C.L.Lee，R.M.Sidek，F.Z.Rokhani和N.Sulaiman的“用于低压降稳压器的低电力带隙电压参考(A low power bandgap voltage reference for Low
‑
Dropout Regulator)”中有所描述，该文章被发表于2015年IEEE区域研讨会的微纳电子学2015(Micro and Nanoelectronics 2015IEEE Regional Symposium)。该设计在其输出级的中间分支处，在两个串联连接的电阻器之间生成亚带隙
参考电压。由于电阻器会受到工艺变化和关于温度的电阻变化的影响，因此产生的亚带隙参考电压会受到这些变化的影响。
[0010]因此，仍需要在亚带隙参考电压生成器领域中的进一步发展。

技术实现思路

[0011]这里公开的第一方面是包括参考电流生成器、电压生成器和差分放大器的电路。参考电流生成器被配置成生成与绝对温度成比例的参考电流。电压生成器被配置成从参考电流生成输入电压，其中输入电压与绝对温度互补。差分放大器由从参考电流得到的电流偏置，并具有被配置成接收输入电压的输入。差分放大器被配置成生成与输入电压相加的、与绝对温度成比例的电压，该输入电压与绝对温度互补，从而产生温度不敏感输出参考电压。
[0012]这里公开的第二方面是一种亚带隙参考电压生成器，包括第一、第二和第三电路。第一电路被配置成生成与绝对温度成比例的电流作为第一和第二双极结晶体管的基极
‑
发射极电压之间的差的函数。第二电路被配置成通过施加与绝对温度成比例的电流经过在第二双极结晶体管的基极
‑
发射极电压和地之间串联耦合的多个场效应晶体管来生成与绝对温度互补的电压，从而在多个场效应晶体管中给定的相邻场效应晶体管之间的节点处生成与绝对温度互补的所述电压。第三电路被配置成通过使用与绝对温度成比例的电流来生成亚带隙参考电压，以将接收与绝对温度互补的电压的单位增益放大器偏置为输入，以生成与绝对温度成比例的电压，并且将与绝对温度成比例的电压和与绝对温度互补的电压相加。
[0013]这里公开的方法方面包括生成与绝对温度成比例的参考电流，并且从参考电流生成输入电压，其中输入电压与绝对温度互补。该方法还包括生成与绝对温度成比例的电压，该电压与输入电压相加以产生温度不敏感输出参考电压。
附图说明
[0014]图1是根据本公开的亚带隙参考电压生成器的详细示意图。
[0015]图2是根据本公开的亚带隙参考电压生成器的一个附加实施例的详细示意图，该亚带隙参考电压生成器与超级源极跟随器组合以生成电压调节器。
具体实施方式
[0016]以下公开内容使得本领域技术人员能够制造和使用本文公开的技术方案。在不脱离本公开的精神和范围的情况下，本文描述的一般原理可以被用于除了上面详述的实施例和应用之外的实施例和应用。本公开不旨在被限于所示的实施例，而是与符合本文公开或建议的原理和特征的最宽范围相一致。
[0017]现在参考图1描述亚带隙参考电压(Vref)生成器。为了便于解释和理解，将根据三个组成电路块12、14和16来描述Vref生成器。块12负责生成与绝对温度成比例的电流Iptat，而块14负责生成与绝对温度互补的电压Vctat，该电压又用于控制块16内的差分放大器18以生成Vref。
[0018]详细地，块12是恒定跨导电路，其中PMOS晶体管P1和P2布置为电流镜，其中PMOS晶
体管P1和P2的源极耦合到电源节点VDD，并且PMOS晶体管P1和P2的栅极耦合到PMOS晶体管P1的漏极。NMOS晶体管N1和N2也被布置为电流镜，其中NMOS晶体管N1的漏极耦合到PMOS晶体管P1的漏极，NMOS晶体管N2的漏极耦合到PMOS晶体管P2的漏极，以及NMOS晶体管的栅极N1和N2耦合到NMOS晶体管N2的漏极。NMOS晶体管N1的源极经过电阻器R1耦合到二极管耦合的PNP晶体管QP1的发射极，而NMOS晶体管N2的源极直接耦合到二极管耦合的PNP晶体管QP2的发射极。
[0019]一旦在稳定状态下操作，由PMOS晶体管P1和P2形成的电流镜强制NMOS晶体管N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，包括：参考电流生成器电路，包括：第一双极结晶体管，具有耦合到第一电阻器的发射极、耦合到地的集电极、和基极；第二双极结晶体管，具有发射极、耦合到地的集电极、和耦合到所述第一双极结晶体管的基极的基极；第一n沟道晶体管，具有耦合到所述第一电阻器的源极和栅极；以及第二n沟道晶体管，具有耦合到所述第二双极结晶体管的发射极的源极、漏极、和耦合到所述第二n沟道晶体管的漏极以及所述第一n沟道晶体管的栅极的栅极；其中所述参考电流生成器电路产生与绝对温度成比例的电流；电压生成器，包括：第三n沟道晶体管，具有源极、和耦合到所述第一n沟道晶体管和所述第二n沟道晶体管的栅极的栅极；第四n沟道晶体管，具有耦合到所述第三n沟道晶体管的源极的漏极、耦合到节点的源极、和耦合到所述第二n沟道晶体管的源极的栅极；第五n沟道晶体管，具有耦合到所述节点的漏极、源极、和耦合到所述节点的栅极；以及第六n沟道晶体管，具有耦合到所述第五n沟道晶体管的源极的漏极、耦合到地的源极、和耦合到所述第六n沟道晶体管的漏极的栅极；电流镜，具有输入和输出，该输入被耦合以接收与绝对温度成比例的所述电流的副本；以及差分放大器，具有耦合到所述节点的输入、和产生温度不敏感输出参考电压的输出，其中所述差分放大器耦合在电源电压与所述电流镜的输出之间。2.根据权利要求1所述的电路，其中所述电流镜包括：第七n沟道晶体管，具有耦合以接收与绝对温度成比例的电流的漏极、耦合到地的源极、和耦合到所述第七n沟道晶体管的漏极的栅极；以及第十二n沟道晶体管，具有耦合到地的源极、和耦合到所述第七n沟道晶体管的栅极的栅极。3.根据权利要求2所述的电路，其中，所述差分放大器包括：第八n沟道晶体管，具有源极、漏极、和耦合到所述第八n沟道晶体管的漏极的栅极；第九n沟道晶体管，具有耦合到所述第八电阻器的源极的漏极、耦合到所述第十二n沟道晶体管的漏极的源极、以及耦合到所述节点的栅极；第十n沟道晶体管，具有源极、漏极、和耦合到所述第十n沟道晶体管的漏极的栅极；以及第十一n沟道晶体管，具有耦合到所述第十n沟道晶体管的源极的漏极、耦合到所述第十二n沟道晶体管的漏极的源极、和耦合到所述第十一n沟道晶体管的漏极的栅极。4.根据权利要求3所述的电路，还包括耦合在所述第八n沟道晶体管的源极与所述第九n沟道晶体管的漏极之间的第二电阻器，以及耦合在所述第十n沟道晶体管的源极与所述第十一n沟道晶体管的漏极之间的第三电阻器。5.根据权利要求3所述的电路，其中，所述差分放大器还包括：第五p沟道晶体管，具有耦合到电源电压的源极、耦合到所述第八n沟道晶体管的漏极的漏极、以及耦合到所述第五p沟道晶体管的漏极的栅极；以及
第六p沟道晶体管，具有耦合到所述电源电压的源极、耦合到所述第十n沟道晶体管的漏极的漏极、以及耦合到所述第五p沟道晶体管的栅极的栅极。6.根据权利要求5所述的电路，还包括输出级，具有：第七p沟道晶体管，具有耦合到所述电源电压的源极、漏极、和耦合到所述第五p沟道晶体管和所述第六p沟道晶体管的栅极的栅极；第八p沟道晶体管，具有耦合到所述电源电压的源极、漏极和耦合到所述第七p沟道晶体管的漏极的栅极；第十三n沟道晶体管，具有耦合到所述第七p沟道晶体管的漏极和所述第八p沟道晶体管的栅极的漏极、耦合到所述第八p沟道晶体管的漏极的源极、以及耦合到所述第十p沟道晶体管的栅极；以及第十四p沟道晶体管，具有耦合到所述第十三n沟道晶体管的源极和所述第八p沟道晶体管的漏极的漏极、耦合到地的源极、以及耦合到所述第七n沟道晶体管和第十二n沟道晶体管的栅极的栅极。7.根据权利要求1所述的电路，其中所述电压生成器还包括：第一p沟道晶体管，具有耦合到所述电源电压的源极、耦合到所述第一n沟道晶体管的漏极的漏极、和耦合到所述第一p沟道晶体管的漏极的栅极；以及第二p沟道晶体管，具有耦合到所述电源电压的源极、耦合到所述第二n沟道晶体管的漏极的漏极、和耦合到所述第一p沟道晶体管的栅极的栅极。8.根据权利要求7所述的电路，其中，所述参考电流生成器电路还包括第三p沟道晶体管，所述第三p沟道晶体管具有耦合到所述电源电压的源极、耦合到所述第三n沟道晶体管的漏极的漏极、和耦合到所述第三p沟道晶体管的漏极的栅极。9.根据权利要...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：