微控制器FSMC复用功能的验证电路制造技术

本实用新型专利技术提供了一种微控制器FSMC复用功能的验证电路，包括CPU、外部锁存器芯片及FSMC存储器相接构成，所述CPU与所述外部锁存器芯片之间的NADV端口通过由N

【技术实现步骤摘要】
微控制器FSMC复用功能的验证电路


[0001]本技术涉及一种验证电路，尤其涉及一种易于操作的微控制器FSMC复用功能的验证电路。

技术介绍

[0002]在微控制器中，使用FSMC模块操作NORFLASH或者PSRAM，若是IO口不足，那么只能使用FSMC的复用模式。复用地址线和数据线，对NORFLASH或PSRAM操作往往会变得复杂，很容易操作失败。

技术实现思路

[0003]为了解决现有技术的不足，本技术提供了一种微控制器FSMC复用功能的验证电路以实现微控制器更容易的使用复用模式成功操作NORFLASH或PSRAM。
[0004]本技术的目的通过以下技术方案来实现：
[0005]微控制器FSMC复用功能的验证电路，包括CPU、外部锁存器芯片及FSMC存储器相接构成，所述CPU与所述外部锁存器芯片之间的NADV端口通过由N
‑
MOS实现的反相器连接，以实现将微控制器的数据线和地址线分时发送至FSMC存储器。
[0006]优选地，所述外部锁存器芯片型号为74LVC573，
[0007]优选地，所述外部锁存器芯片传播延迟和使能时间典型值为3.4ns、失能时间典型值为2.5ns。
[0008]本技术的有益效果体现在：通过本技术的验证电路，可以将微控制器的数据线和地址线分时发送给FSMC存储器，且时延很低，不会影响对存储器的控制。
附图说明
[0009]图1：本技术的验证电路原理框图。
具体实施方式
[0010]以下便结合实施例附图，对本技术的具体实施方式作进一步的详述，以使本技术技术方案更易于理解、掌握。
[0011]本技术揭示了一种微控制器FSMC复用功能的验证电路，包括CPU、外部锁存器芯片及FSMC存储器相接构成，所述CPU与所述外部锁存器芯片之间的NADV端口通过由N
‑
MOS实现的反相器连接，以实现将微控制器的数据线和地址线分时发送至FSMC存储器。优选地，本实施例中所述外部锁存器芯片型号为74LVC573，所述外部锁存器芯片传播延迟和使能时间典型值为3.4ns、失能时间典型值为2.5ns。
[0012]以下结合如图1所示，阐述下本技术的验证实现原理：
[0013]由CPU、外部锁存器芯片(74LVC573)和FSMC存储器相接构成。所述CPU与74LVC573锁存器之间有个NADV端口通过N
‑
MOS实现的反相器连接。发送地址线时，此端口打开，发送
数据线时，此端口关闭。16位复用数据/地址线DA0
‑
DA15通过74LVC573锁存器转换为A0
‑
A15，再加上CPU的FSMC模块传输的A16
‑
A19，此时NWE为高、NADV_OE为低表示读存储器地址；16位复用数据/地址线DA0
‑
DA15直接由CPU的FSMC模块发送给存储器，此时NWE为低、NADV_OE为高表示给存储器写数据。
[0014]且以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.微控制器FSMC复用功能的验证电路，其特征在于：包括CPU、外部锁存器芯片及FSMC存储器相接构成，所述CPU与所述外部锁存器芯片之间的NADV端口通过由N
‑
MOS实现的反相器连接，以实现将微控制器的数据线和地址线分时发送至FSMC存储器。2....

【专利技术属性】
技术研发人员：曾彬，
申请(专利权)人：宜宾芯汇信息科技有限公司，
类型：新型
国别省市：