一种抗静电的LED芯片制造技术

本发明专利技术公开了一种抗静电的LED芯片，具体涉及半导体发光领域，包括LED芯片包括GaN基发光二极管，GaN基发光二极管包括衬底与位于衬底表面的外延结构，外延结构自下而上包括成核层、高温缓冲层、N型氮化镓导电层、发光层多量子阱结构、P型氮化铝镓电子阻挡层，P型氮化镓导电层，P型接触层，在N型氮化镓导电层与发光层多量子阱结构之间，插入了lt氮化镓层。本发明专利技术通过为LED芯片集成肖特基二极管与在硅底板上集成齐纳二极管，为LED芯片提供了分流和限压的作用；通过改变不同外延层的生长温度，生长厚度和结构参数能提高结晶质量，提升器件的LED芯片ESD性能，改善了电流的横向分布，避免局部电流密度过大，产生热击穿。产生热击穿。产生热击穿。

【技术实现步骤摘要】
一种抗静电的LED芯片


[0001]本专利技术涉及半导体发光
，更具体地说，本专利技术涉及一种抗静电的LED芯片。

技术介绍

[0002]发光二极管(Light emitting diode,LED)是基于半导体内电子
‑
空穴复合产生辐射发光的原理，实现电光转化的发光器件。因其具有色度纯、光效高、功耗低、寿命长、性能稳定可靠、节约能源、对环境没有污染(无铅、水银等有毒元素)等一系列传统光源不及的优点而备受青睐。
[0003]静电损伤是影响光电子器件稳定性的主要原因之一，氮化镓发光二极管是目前较成熟的一类半导体发光二极管，常见的氮化镓基发光二极管结构为如图1所示，静电损坏是目前氮化镓基发光二极管中存在的一个主要问题，在 LED使用环境中静电击穿可能对器件造成永久的损坏，因此，抗静电冲击能力是LED的一个重要指标。

技术实现思路

[0004]为了克服现有技术的上述缺陷，本专利技术的实施例提供一种抗静电的LED 芯片，以解决上述
技术介绍
中提出的问题。
[0005]为实现上述目的，本专利技术提供如下技术方案：
[0006]一种抗静电的LED芯片，所述LED芯片包括GaN基发光二极管，所述GaN 基发光二极管包括衬底与位于衬底表面的外延结构，所述外延结构自下而上包括成核层、高温缓冲层u
‑
GaN、N型氮化镓导电层、发光层多量子阱结构 MQW、P型氮化铝镓电子阻挡层，P型氮化镓导电层，P型接触层，在N型氮化镓导电层与发光层多量子阱结构MQW之间，插入了lt
‑
氮化镓层。
[0007]在一个优选地实施方式中，所述GaN基发光二极管以蓝宝石为衬底，包括30nm的GaN成核层，3μm厚的硅掺杂的N型氮化镓导电层，5个周期的InGaN/GaN多量子阱有源区MQW，50nm的镁掺杂p
‑
GaN层。
[0008]在一个优选地实施方式中，所述GaN基发光二极管倒装焊接在硅底板上，所述硅底板与热沉用导热胶连接在一起，两个电极为金丝制成。
[0009]在一个优选地实施方式中，所述硅底板上包括第一齐纳二极管与第二齐纳二极管，所述齐纳二极管背靠背串联；所述硅底板上表面设置有第一凸点与第二凸点，所述第一凸点与LED正极相连，第二凸点与LED负极相连；第一凸点和2下方的区域为n+区，为电流通路。
[0010]在一个优选地实施方式中，所述p
‑
GaN层在1040℃下生长。
[0011]在一个优选地实施方式中，所述p
‑
AlGaN层厚度取值为130nm。
[0012]在一个优选地实施方式中，所述p
‑
GaN层外侧还设置有ITO层，所述IT O层为0.1μm且含有5％SnO2的ITO薄膜导电层；所述ITO层使用电子束蒸发的方法涂覆在p
‑
GaN层外表
面。
[0013]在一个优选地实施方式中，所述p
‑
GaN层厚度为0.5μm。
[0014]在一个优选地实施方式中，所述lt
‑
GaN层厚度为200nm。
[0015]本专利技术的技术效果和优点：
[0016]本专利技术一种抗静电的LED芯片，通过为LED芯片集成肖特基二极管与在硅底板上集成齐纳二极管，为LED芯片提供了分流和限压的作用；并且改进 LED芯片的材料特性和设计，通过改变不同外延层的生长温度，生长厚度和结构参数能提高结晶质量，提升器件的LED芯片ESD性能，改善了电流的横向分布，避免局部电流密度过大，产生热击穿。
附图说明
[0017]图1为本专利技术一种抗静电的LED芯片现有氮化镓基发光二极管结构示意图；
[0018]图2为本专利技术在GaN基发光二极管集成肖特基保护二极管结构示意图结构示意图；
[0019]图3为本专利技术氮化镓基发光二极管与硅底板连接示意图；
[0020]图4为本专利技术在GaN基发光二极管的硅底板上集成齐纳二极管的结构示意图；
[0021]图5为本专利技术一种抗静电的LED芯片局部结构示意图；
[0022]图6为本专利技术lt
‑
GaN在外延层中的位置。
具体实施方式
[0023]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]实施例
[0025]如图5、图6所示，本专利技术一种抗静电的LED芯片，所述LED芯片包括 GaN基发光二极管，所述GaN基发光二极管包括衬底与位于衬底表面的外延结构，所述外延结构自下而上包括成核层、高温缓冲层u
‑
GaN、N型氮化镓导电层、发光层多量子阱结构MQW、P型氮化铝镓电子阻挡层，P型氮化镓导电层，P型接触层，其中，在N型氮化镓导电层与发光层多量子阱结构MQW之间，插入了lt
‑
氮化镓层。
[0026]通过在n型氮化镓层MQW有源层之间插lt
‑
氮化镓层，能够显著增强了氮化镓基蓝色led的ESD特性。所述LT
‑
nGaN厚度为200nm时对MQW起到了缓冲层的作用，可以降低MQW的应变状态，提高接口质量。
[0027]如图2所示，所述GaN基发光二极管以蓝宝石为衬底，材料结构包括30nm 的GaN成核层，3μm厚的硅掺杂的N型氮化镓导电层，5个周期的InGaN/GaN 多量子阱有源区MQW，50nm的镁掺杂p
‑
GaN层。每个量子阱MQW有2.5nm厚的In
0.49 Ga
0.51 N势阱层和12nm厚的GaN势垒层。集成的肖特基二极管用ICP 刻蚀出台面结构和沟槽结构，沟槽内覆盖SiO2，中心区域腐蚀掉，分别蒸发金属Ti/Al(50nm/900nm)和Pt/Au(50nm/400nm)。Ti/Al与U
‑
GaN层形成欧姆接触，Pt/Au与U
‑
GaN层形成肖特基接触。然后制作p电极与n电极，透明电极为Ni/Au，压焊区域沟槽区分别为100μm
×
100μm和80μm
ꢀ×
80μm，且沟槽区在压焊区域正下方。两电极与u
‑
GaN层接触分别形成的欧姆接触和肖特基接触形成了与发光二极管并联的肖特基二极管。
[0028]在氮化镓基LED上集成肖特基二极管能够起到对反向放电电流分流作用。当发光二极管与肖特基二极管反向并联：静电反向放电电流通过器件时，大部分由肖特基二极管支路流过，不对发光二极管造成损伤；而正向电压下发光二极管正常工作时，肖特基二极管处于反向截止状态，不会对发光二极管造成影响。
[0029]如图3、图4所示，所述GaN基发光二极管倒装焊接在硅底板上，硅底板与热沉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗静电的LED芯片，所述LED芯片包括GaN基发光二极管，所述GaN基发光二极管包括衬底与位于衬底表面的外延结构，所述外延结构自下而上包括成核层、高温缓冲层u
‑
GaN、N型氮化镓导电层、发光层多量子阱结构MQW、P型氮化铝镓电子阻挡层，P型氮化镓导电层，P型接触层，其特征在于：在N型氮化镓导电层与发光层多量子阱结构MQW之间，插入了lt
‑
GaN层。2.根据权利要求1所述的一种抗静电的LED芯片，其特征在于：所述GaN基发光二极管以蓝宝石为衬底，包括30nm的GaN成核层，3μm厚的硅掺杂的N型氮化镓导电层，5个周期的InGaN/GaN多量子阱有源区MQW，50nm的镁掺杂p
‑
GaN层。3.根据权利要求1所述的一种抗静电的LED芯片，其特征在于：所述GaN基发光二极管倒装焊接在硅底板上，所述硅底板与热沉用导热胶连接在一起，两个电极为金丝制成。4.根据权利要求3所述的一种抗静电的LED芯片，其特征在于：所述硅底板上包括第一齐纳二极管与第二齐纳二极管，所...

【专利技术属性】
技术研发人员：易虎，庄晓鹏，易宇，赵思勤，江雄，
申请(专利权)人：蓝芯存储技术赣州有限公司，
类型：新型
国别省市：