管理跨存储器构架物理层接口的分组传送的设备和方法技术

一种用于管理具有物理层接口的存储器构架之间的分组传送的设备和方法从所述存储器构架物理层接口接收传入分组，所述物理层接口具有比另一个装置的物理层接口的数据速率更高的数据速率，其中所述分组中的至少一些包括不同的指令类型。所述设备和方法确定从所述存储器构架物理层接口接收到的所述传入分组的分组类型，并且当所述确定的传入分组类型是含有原子请求的类型时，所述方法和设备使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送到存储器访问逻辑，所述存储器访问逻辑访问设备内的本地存储器。器访问逻辑访问设备内的本地存储器。器访问逻辑访问设备内的本地存储器。

【技术实现步骤摘要】
【国外来华专利技术】管理跨存储器构架物理层接口的分组传送的设备和方法
[0001]政府许可权
[0002]本专利技术是在政府支持下在由美国能源部(DOE)授予的劳伦斯利弗莫尔国家安全局的PathForward项目(基本合同号DE
‑
AC52
‑
07NA27344，转包合同号B620717)下进行的。政府享有本专利技术中的某些权利。
[0003]专利技术背景
[0004]正在采用使用存储器
‑
语义构架的系统，所述构架将中央处理单元(CPU)存储器字节可寻址的加载
‑
存储模型扩展到整个系统，诸如数据中心。存储器构架是一种类型的点对点通信交换机(也被称为Gen
‑
Z构架)，其处于处理器片上系统(SoC)、介质模块以及允许装置通过诸如数据中心等系统中的存储器构架与外部存储器模块池对接的其他类型的装置的外部。例如，一些处理器SoC包括包含多个处理核心的处理器，所述处理核心经由诸如数据构架等本地存储器访问逻辑与诸如动态随机存取存储器(DRAM)或其他合适的存储器等本地存储器通信。处理器SoC和其他装置还需要与存储器构架对接来使用构架附接存储器(FAM)模块，所述FAM模块可为例如直接附接到数据中心存储器构架的外部(例如，非本地)存储器。在一些系统中，FAM模块具有处理加载和存储请求的存储器访问逻辑，但不具有或具有很少的计算能力。此外，存储器构架将FAM模块作为整个主存储器的可寻址部分进行附接。FAM模块用例在云数据中心中实现了分解式存储器池。在存在FAM模块的情况下，主机不受本地服务器的存储器容量限制的约束。而是，主机获得了对未附接到任何主机的大量存储器池的访问。主机协调来在自身之间划分存储器，或者共享FAM模块。Gen
‑
Z构架已经成为可用于与系统中的每个装置通信的高性能、低时延存储器
‑
语义构架。
[0005]需要用于管理跨采用构架附接存储器的存储器构架的物理层接口的流量的改进的设备和方法。
附图说明
[0006]在随附以下附图的情况下，根据以下描述将更容易理解实现方式，其中相同的附图标记表示相同的元件，并且在附图中：
[0007]图1是示出根据本公开阐述的一个实例的采用用于利用存储器构架管理跨物理层接口上的分组传送的设备的系统的框图；
[0008]图2是示出根据本公开阐述的一个实例的用于管理由耦合到存储器构架物理层接口的装置进行的分组传送的方法的流程图；
[0009]图3是示出根据本公开阐述的一个实例的用于管理分组传送的设备的框图；
[0010]图4是示出根据本公开阐述的一个实例的用于管理由耦合到存储器构架物理层接口的装置进行的分组传送的方法的流程图；
[0011]图5是示出根据本公开阐述的一个实例的用于管理分组传送的设备的框图；并且
[0012]图6是示出根据本公开阐述的一个实例的用于管理由耦合到存储器构架物理层接口的装置进行的分组传送的方法的流程图。
具体实施方式
[0013]存储器构架可能会出现流量瓶颈。存储器构架的物理层接口(也被称为存储器构架物理层(PHY)接口)具有比与片上系统(例如，主机SoC)或连接到存储器构架PHY接口的其他装置相关联的物理层接口更高性能的操作。例如，与在SoC上使用外围部件互连，诸如PCIe接口为16或32Gt/s相比较，用于存储器构架以实现对FAM的访问的信令标准和通过存储器构架进行的消息传递可为大约56Gt/s。此外，用于存储器构架的链路宽度也被设计得更大。一些当前的与PCI
‑
e总线对接的处理器SoC装置使用先进先出(FIFO)缓冲器来对分组流量进行排队，然而，诸如PCI
‑
e物理层(PHY)接口到存储器构架PHY接口的跨PHY接口上的数据速率和链路宽度的差异仍然是分组流量的潜在瓶颈。
[0014]在一些实现方式中，一种设备用作接口来管理多个物理层接口之间，诸如PCIe PHY接口与本地存储器构架PHY接口(诸如Gen
‑
Z802.3类型存储器构架接口)之间的连接点上的流量优先级。在一些实现方式中，所述设备为数据中心工作负载提供了在跨PHY接口上的分组流量的硬件辅助自动化优先级划分。在一些实现方式中，所述设备从数据中心或采用存储器构架物理层接口的其他系统中的主机CPU卸下了跨PHY接口优化。
[0015]在某些实现方式中，一种用于管理具有物理层接口的存储器构架之间的分组传送的设备和方法从存储器构架物理层接口接收传入分组，所述物理层接口具有比另一个装置的物理层接口的数据速率更高的数据速率，其中分组中的至少一些包括不同的指令类型。所述设备和方法确定从存储器构架物理层接口接收到的传入分组的分组类型，并且当所确定的传入分组类型是含有原子请求的类型时，所述方法和设备使具有原子请求的传入分组优先于传入分组的其他分组类型传送到存储器访问逻辑，所述存储器访问逻辑访问设备内的本地存储器。
[0016]在一些实例中，所述方法包括将被确定为含有原子请求的传入分组在第一优先级缓冲器中进行排队并且将其他分组类型在第二优先级缓冲器中进行排队。所述方法还包括使来自第一优先级缓冲器的分组的输出优先于来自第二优先级缓冲器的分组的输出。在某些实例中，所述方法包括将被确定为含有存储请求的传入分组在缓冲器中进行排队，同时将具有原子请求的传入分组提供到存储器访问逻辑。
[0017]在一些实例中，所述方法包括：诸如从一个或多个配置寄存器访问数据，所述数据将所述装置的本地存储器的至少一些存储器区域定义为优先级存储器区域，其中每个存储器区域每个时间间隔允许有不受限制的最大数量的存储器构架物理层接口访问；以及维持对所述时间间隔内已经通过存储器构架物理层接口对定义的存储器区域进行的存储器访问的数量的计数。所述方法还包括：当超过最大允许数量的访问时将读取分组存储在第二优先级缓冲器中；以及在下一个时间间隔中将所存储的分组从第二优先级缓冲器提供到存储器访问逻辑。
[0018]在某些实例中，所述方法包括对第二优先级缓冲器进行分配以包括多个第二优先级缓冲器，其中多个第二优先级缓冲器中的每一者对应于不同的定义的存储器区域，基于与传入分组相关联的地址而将被确定为含有读取请求的类型的传入分组存储在多个第二优先级缓冲器中的相应的每一者中。
[0019]根据一些实现方式，一种设备包括一个或多个处理器和还耦合到本地存储器的存储器访问逻辑，其中本地存储器可配置为存储器的通过存储器构架物理层接口可寻址的可
寻址部分。在一些实现方式中，物理层接口从具有比物理层接口的数据速率更高的数据速率的存储器构架物理层接口接收传入分组，分组中的至少一些包括不同的指令类型。在某些实现方式中，控制器确定从存储器构架物理层接口接收到的传入分组的分组类型，并且当所确定的传入分组类型是含有原子请求的类型时，所述控制器使具有原子请求的传入分组优先于传入分组的其他分组类型传送到存储器访问逻辑。
[0020]在某些实例中，所述设备包本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于管理由耦合到存储器构架物理层接口的装置进行的分组传送的方法，所述存储器构架物理层接口具有比所述装置的物理层接口的数据速率更高的数据速率，所述方法包括：从所述存储器构架物理层接口接收传入分组，所述分组中的至少一些包括不同的指令类型；确定从所述存储器构架物理层接口接收到的所述传入分组的分组类型；以及当所述确定的传入分组类型是含有原子请求的类型时，使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送到存储器访问逻辑，所述存储器访问逻辑访问所述装置内的本地存储器。2.如权利要求1所述的方法，其中所述使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送包括：将被确定为含有所述原子请求的传入分组在第一优先级缓冲器中进行排队；将其他分组类型在第二优先级缓冲器中进行排队；以及使来自所述第一优先级缓冲器的分组的输出优先于来自所述第二优先级缓冲器的分组的输出。3.如权利要求2所述的方法，所述方法还包括：访问数据，所述数据至少将所述装置的本地存储器的多个存储器区域定义为优先级存储器区域，其中每个存储器区域每个时间间隔允许有不受限制的最大数量的存储器构架物理层接口访问；维持对所述时间间隔内已经通过所述存储器构架物理层接口对定义的存储器区域进行的存储器访问的数量的计数；当超过所述最大允许数量的访问时将读取分组存储在所述第二优先级缓冲器中；以及在下一个时间间隔中将所述存储的分组从所述第二优先级缓冲器提供到所述存储器访问逻辑。4.如权利要求1所述的方法，其中所述使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送包括将被确定为含有存储请求的传入分组在缓冲器中进行排队，同时将具有所述原子请求的所述传入分组提供到所述存储器访问逻辑。5.如权利要求3所述的方法，所述方法还包括：对所述第二优先级缓冲器进行分配以包括多个第二优先级缓冲器，其中所述多个第二优先级缓冲器中的每一者对应于不同的定义的存储器区域；以及基于与所述传入分组相关联的地址而将被确定为含有读取请求的类型的传入分组存储在对应于所述不同的定义的存储器区域的相应的第二优先级缓冲器中。6.一种设备，所述设备包括：一个或多个处理器；存储器访问逻辑，所述存储器访问逻辑操作性地耦合到所述一个或多个处理器；本地存储器，所述本地存储器操作性地耦合到所述存储器访问逻辑并且可配置为存储器的通过存储器构架物理层接口可寻址的可寻址部分；物理层接口，所述物理层接口操作性地耦合到所述存储器访问逻辑，并且操作来从所述存储器构架物理层接口接收传入分组，所述存储器构架物理层接口具有比所述物理层接
口的数据速率更高的数据速率，所述分组中的至少一些包括不同的指令类型；控制器，所述控制器操作性地耦合到所述物理层接口并且被配置为：确定从所述存储器构架物理层接口接收到的所述传入分组的分组类型；以及当所述确定的传入分组类型是含有原子请求的类型时，使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送到所述存储器访问逻辑。7.如权利要求6所述的设备，所述设备包括：第一优先级缓冲器和具有低于所述第一优先级缓冲器的优先级的第二优先级缓冲器；并且其中所述控制器还被配置为：通过以下方式使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送：将被确定为含有所述原子请求的传入分组在所述第一优先级缓冲器中进行排队；将其他分组类型在所述第二优先级缓冲器中进行排队；以及使来自所述第一优先级缓冲器的分组的输出优先于来自所述第二优先级缓冲器的分组的输出。8.如权利要求6所述的设备，所述设备还包括：缓冲器，所述缓冲器操作性地耦合到所述控制器；并且其中所述控制器还被配置为通过以下方式使具有所述原子请求的所述传入分组优先于传入分组的其他分组类型传送：将被确定为含有存储请求的传入分组在所述缓冲器中进行排队，同时将具有所述原子请求的所述传入分组提供到所述存储器访问逻辑。9.如权利要求7所述的设备，所述设备还包括：配置寄存器，所述配置寄存器被配置为包括数据，所述数据至少将装置的本地存储器的多个存储器区域定义为优先级存储器区域，其中每个存储器区域每个时间间隔允许有不受限制的最大数量的存储器构架物理层接口访问；并且其中所述控制器还被配置为：维持对所述时间间隔内已经通过所述存储器构架物理层接口对定义的存储器区域进行的存储器访问的数量的计数；当超过所述最大允许数量的访问时将读取分组存储在所述第二优先级缓冲器中；以及在下一个时间间隔中将所述存储的分组从所述第二优先级缓冲器提供到所述存储器访问逻辑。10.如权利要求9所述的设备，其中：所述第二优先级缓冲器包括多个第二优先级缓冲器，其中所述多个第二优先级缓冲器中的每一者对应于不同的定义的存储器区域；并且所述控制器还被配置为基于与所述传入分组相关联的地址而将被确定为含有读取请求的类型的传入分组存储在对应于所述不同的定义的存储器区域的相应的第二优先级缓冲器中。11.如权利要求6所述的设备，所述设备还包括存储器构架桥电路，所述存储器构架桥电路操作性地耦合到所述控制器和所述存储器构架物理层接口，并且操作来在所述物理层接口与所述存储器构架物理层接口之间传递分组。12.一种设备，所述设备包括：
本地存储器，所述本地存储器操作性地耦合到存储器访问逻辑并且可配置为存储器的通过存储器构架物理层接口可寻址的可寻址部分；物理层接口，所...

【专利技术属性】
技术研发人员：谢尔盖，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：