提供一种显示元件叠置减少的具有导电图案的显示装置。所述显示装置包括包含像素区域和外围区域的基底。多个像素设置在基底的像素区域中。所述多个像素中的每个像素包括发光元件。数据线和扫描线连接到所述多个像素中的每个像素。电力线被配置为将电力供应到所述多个像素。电力线包括多条第一导电线和与所述多条第一导电线相交的多条第二导电线。所述多条第二导电线布置在所述多个像素的相邻的发光元件之间的区域中。所述多条第二导电线中的至少一些第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。向倾斜的方向上延伸。向倾斜的方向上延伸。
【技术实现步骤摘要】
显示元件叠置减少的具有导电图案的显示装置
[0001]本申请是申请日为2017年08月08日、申请号为201710671214.5的专利技术专利申请“显示元件叠置减少的具有导电图案的显示装置”的分案申请。
[0002]本专利技术的实施例涉及一种显示装置，更具体地，涉及一种显示元件叠置减少的具有导电图案的显示装置。
技术介绍
[0003]显示装置包括均包含显示元件的多个像素。在多个像素中的每个像素中，布置布线以及连接到该布线以驱动显示装置的至少一个晶体管。
[0004]晶体管电连接到显示元件，并且晶体管可通过使用从布线施加的信号驱动显示元件。
[0005]这些布线中的至少一些布线可与负责显示图像的显示元件叠置。尽管布线可设置在显示元件后面，但是设置在显示元件后面的布线可在显示元件下方形成台阶差异。台阶差异导致显示元件的表面非均匀性。显示元件的表面非均匀性可根据显示装置的视角产生白角依赖(WAD)。
技术实现思路
[0006]显示装置包括包含像素区域和外围区域的基底。多个像素设置在基底的像素区域中。所述多个像素中的每个像素包括发光元件。数据线和扫描线连接到所述多个像素中的每个像素。电力线被配置为将电力供应到所述多个像素。电力线包括多条第一导电线和与所述多条第一导电线相交的多条第二导电线。所述多条第二导电线布置在所述多个像素的相邻的发光元件之间的区域中。所述多条第二导电线中的至少一些第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
[0007]显示装置包括具有像素区域和外围区域的基底。多个像素设置在基底的像素区域中，并且所述多个像素中的每个像素包括至少一个晶体管和连接到晶体管的发光元件。数据线和扫描线连接到所述多个像素。电力线被配置为将电力供应到所述多个像素。晶体管包括设置在基底上的有源图案以及连接到有源图案的源电极和漏电极。栅电极设置在有源图案上，栅极绝缘层置于栅电极与有源图案之间。层间绝缘层覆盖栅电极并包括顺序地层叠的第一层间绝缘层、第二层间绝缘层和第三层间绝缘层。电力线包括第一导电层和第二导电层，第一导电层平行于数据线延伸并设置在第二层间绝缘层上，第二导电层设置在第三层间绝缘层上并通过穿过第三层间绝缘层的接触孔连接到第一导电层。第二导电层包括第一导电线和第二导电线，第一导电线在第一方向上延伸，第二导电线与第一导电线相交并布置在所述多个像素的相邻的发光元件之间的区域中。第二导电线中的至少一条第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
[0008]显示装置包括具有像素区域和外围区域的基底。多个像素设置在基底的像素区域
中，所述多个像素中的每个像素包括发光元件。数据线和扫描线连接到所述多个像素。第一电力线电连接到所述多个像素的发光元件的第一电极。第二电力线连接到所述多个像素的发光元件的第二电极。第一电力线包括第一导电线和第二导电线，第一导电线在一个方向上延伸，第二导电线与第一导电线交叉并设置在所述多个像素的相邻的发光元件之间的区域中。第二导电线中的至少一条第二导电线在与数据线或扫描线的延伸方向倾斜的方向上延伸。
附图说明
[0009]现在将在下文中参照附图更充分地描述本专利技术的示例实施例；然而，实施例可以以不同的形式实施并且不应该被理解为限制于在此所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底的和完整的，并且将把示例实施例的范围充分地传达给本领域技术人员。
[0010]在附图中，为了示出的清楚性，可以夸大尺寸。将理解的是，当元件被称为“在”两个元件“之间”时，所述元件可以是在这两个元件之间的唯一元件，或者还可以存在一个或更多个中间元件。同样的附图标记可贯穿说明书和附图指示同样的元件。
[0011]图1是示出根据本专利技术的示例性实施例的显示装置的平面图；
[0012]图2是示出根据本专利技术的示例性实施例的像素和驱动器的框图；
[0013]图3是示出图2的像素的实施例的等效电路图；
[0014]图4是具体地示出图3的像素的平面图；
[0015]图5是沿图4的线I
‑
I
’
截取的剖视图；
[0016]图6是沿图4的线II
‑
II
’
截取的剖视图；
[0017]图7是示出图2至图6的有源图案的平面图；
[0018]图8是示出图2至图6的扫描线、发射控制线和存储电容器的下电极的平面图；
[0019]图9是示出图2至图6的初始化电力线和存储电容器的上电极的平面图；
[0020]图10是示出图2至图6的数据线、连接线、辅助连接线、第一桥图案和电力线的第一导电层的平面图；
[0021]图11是示出图2至图6的第二桥图案和电力线的第二导电层的平面图；
[0022]图12是示出图2至图6的有机发光二极管(OLED)的平面图；
[0023]图13是示出图11和图12的第二桥图案、电力线的第二导电层和OLED的平面图；
[0024]图14是示出根据本专利技术的示例性实施例的显示装置的第二电力线、第二桥图案和OLED的平面图；
[0025]图15是示出根据本专利技术的示例性实施例的显示装置的第二电力线、第二桥图案和OLED的平面图；以及
[0026]图16是示出根据本专利技术的示例性实施例的显示装置的第二电力线、第二桥图案和OLED的平面图。
具体实施方式
[0027]可不同地修改本专利技术，并且本专利技术可具有各种实施例，将在附图中示出并且详细地描述其具体的示例。然而，将理解的是，本专利技术不限于具体公开的形式，而是包括在不脱
离本专利技术的范围和精神的情况下的所有的修改、等价物和替换。
[0028]在描述图中，同样的标记可指示同样的元件。在附图中，为了使本专利技术清楚，可以夸大结构的尺寸。尽管诸如“第一”、“第二”等的术语可用于描述各种组件，但这样的组件不应被理解为限制于上述术语。上述术语用于将一个组件与另一组件区分开。
[0029]将理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可直接在另一元件上，或者还可以存在中间元件。
[0030]在下文中，将参照附图更详细地描述本专利技术的实施例。
[0031]图1是示出根据本专利技术的示例性实施例的显示装置的平面图。
[0032]参照图1，显示装置可包括：基底SUB；像素PXL，设置在基底SUB上；驱动器，设置在基底SUB上以驱动像素PXL；布线单元，用于连接像素PXL和驱动器。
[0033]基底SUB可包括像素区域PXA和外围区域PPA。在像素区域PXA中，设置有显示图像的像素PXL。将稍后描述像素PXL。在外围区域PPA中，不设置有像素PXL。因此，在外围区域PPA上不显示图像。在外围区域PPA中，可设置有用于驱动像素PXL的驱动器以及用于连接像素PXL和驱动器的一部分布线。外围区域PPA可对应于最终显示装置中的边框。边框的宽度可根据外围区域PPA的宽度确定。
...
【技术保护点】
【技术特征摘要】
1.一种显示装置，所述显示装置包括：基底，包括像素区域和外围区域；多个像素，设置在所述基底的所述像素区域中，所述多个像素中的每个像素包括发光元件；数据线和扫描线，连接到所述多个像素中的每个像素；以及电力线，被配置为将电力供应到所述多个像素，所述电力线包括第一导电层和与所述第一导电层叠置的第二导电层，其中，所述电力线的所述第二导电层包括：多条第一导电线；多条第二导电线，与所述多条第一导电线相交，所述多条第二导电线布置在所述多个像素的相邻的发光元件之间的区域中，其中，所述多条第二导电线中的至少一些第二导电线在与所述数据线或所述扫描线的延伸方向倾斜的方向上延伸，其中，所述多条第一导电线和所述多条第二导电线均在同一层，并且其中，所述第二导电层的所述多条第一导电线与所述第一导电层叠置。2.根据权利要求1所述的显示装置，其中，所述多条第一导电线中的每条第一导电线在与所述数据线或所述扫描线的所述延伸方向平行的方向上延伸。3.根据权利要求2所述的显示装置，其中，所述多条第二导电线包括彼此连接的多个导电图案单元。4.根据权利要求3所述的显示装置，其中，所述多个导电图案单元包括：第一导电图案，与所述多条第一导电线中的一条第一导电线相交；第二导电图案，在与所述多条第一导电线的延伸方向倾斜的方向上延伸，并具有...
【专利技术属性】
技术研发人员：金阳完，金炳善，李在容，李清，朴亨埈，李受珍，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。