一种带浮雕的高效垂直腔面EML芯片制造技术

一种带浮雕的高效垂直腔面EML芯片，涉及半导体光电子技术领域，包括VCSEL单元、氧化隔离层、EOM单元和浮雕，氧化隔离层设置于VCSEL单元和EOM单元之间，用于防止两单元接触处的电位影响各自单元内的工作电流；浮雕设置于EOM单元上方，用于抑制高阶横模，以实现模式控制。本发明专利技术突破性地在VCSEL单元和EOM单元之间设置具有电学绝缘效果的氧化隔离层来隔离施加到EOM单元的高频调制信号，使得VCSEL单元和EOM单元相对独立，防止高频调制信号对VCSEL单元中的电流产生影响，从而确保VCSEL单元的稳定输出。本发明专利技术的浮雕使得高阶横模的镜面反射率相对降低，从而达到抑制高阶横模的目的，确保实现基横模稳定输出，优化光束质量，减小阈值电流和插入损耗，满足VCSEL芯片的单模应用需求。需求。需求。

【技术实现步骤摘要】
一种带浮雕的高效垂直腔面EML芯片


[0001]本专利技术涉及半导体光电子
，特别涉及一种带浮雕的高效垂直腔面EML芯片。

技术介绍

[0002]随着数据通信时代快速发展，垂直腔面发射激光芯片（Vertical Cavity Surface Emitting Laser，VCSEL）由于其优异的特性，例如芯片体积微小，输出圆形光斑，工作阈值低，耦合效率高，且方便集成等，被广泛运用于光通信领域，例如光互连，光传感，光存储，应用场景诸如数据中心短距通信，5G基站，HDMI超高清视频传输等等。VCSEL芯片具有良好的经济性，实用性及可靠性，为各行各业中的信息交换带来了极大的便利。
[0003]由于数据量日渐增加，对数据传输的速率和质量提出了更高要求。目前 VCSEL芯片多采用直接调制的工作方式进行信号传输，即采用高速射频电信号直接调制。随着调制速率的提高，直接调制VCSEL芯片在其工作过程中易产生啁啾（Chirp）现象，这一现象会限制激光芯片的传输速率，传输距离增加时，还会伴随产生传输串扰（Crosstalk）、光功率衰减，降低信号的传输质量。若要达到更高的调制速率，如果不改变调制方式，则需要成倍增加电流密度，此时又会带来芯片功耗增大、寿命缩短的问题。
[0004]类似于边发射EML芯片是由发光单元DFB和调制单元单片集成的一种边发射激光芯片，现有垂直腔面EML是由发光单元（VCSEL单元）与调制单元（EOM单元）单片集成的一种垂直发射激光芯片，其通常为“NDBR
‑
有源区
‑
氧化限制层
‑
PDBR
‑
吸收区
‑
NDBR”的结构，VCSEL单元与EOM单元通过共用PDBR分别实现VCSEL单元的光学谐振以及增强EOM单元的光吸收。然而，由于VCSEL单元与EOM单元之间没有电学隔离，当高频调制信号加到EOM单元上时，VCSEL单元中的电流会受到影响，从而影响VCSEL单元的稳定输出。
[0005]此外，传统的VCSEL芯片通常为单纵模，多横模光束，横模模式数通常有3
‑
6个，在多横模工作状态下，混合振荡的多个模式叠加易引起模式竞争，导致光功率与光谱不稳定。但是由于稳定的基横模输出可满足高密度光存储读取，自由光互联，以及单模光纤中的数据传输等需求，因此在很多应用场景中都希望VCSEL芯片具有稳定的基横模输出工作特性。
[0006]基于此，我们提供一种带浮雕的高效垂直腔面EML芯片。

技术实现思路

[0007]本专利技术提供一种带浮雕的高效垂直腔面EML芯片，其主要目的在于解决现有技术存在的问题。
[0008]本专利技术采用如下技术方案：一种带浮雕的高效垂直腔面EML芯片，包括VCSEL单元、氧化隔离层、EOM单元和浮雕，其中：所述VCSEL单元由下至上包括衬底、缓冲层、第一DBR、谐振腔和第二DBR；所述EOM单元由下至上包括第三DBR、吸收区和第四DBR；所述氧化隔离层设置于所述VCSEL单元和EOM单元之间，用于防止两单元接触处的电位影响各自单元内的工作电流；所述浮雕设置于
所述EOM单元上方，用于抑制高阶横模，以实现模式控制。
[0009]本专利技术突破性地在VCSEL单元和EOM单元之间设置具有电学绝缘效果的氧化隔离层来隔离施加到EOM单元的高频调制信号，使得VCSEL单元和EOM单元相对独立，防止高频调制信号对VCSEL单元中的电流产生影响，从而确保VCSEL单元的稳定输出。相较于现有技术中VCSEL单元和EOM单元直接接触的方式，电学隔离可降低高频信号传输过程中的RC延迟，有助于提高传输性能，实现更优的调制效果。
[0010]对于本专利技术中VCSEL单元加EOM单元的设计，顶部的第四DBR对光的吸收，特别是对长波长（1310和1550nm）的光吸收特别大，因此会造成阈值电流高和插入损耗大的问题。本专利技术通过在EOM单元上方设置浮雕，使得高阶横模的镜面反射率相对降低，从而达到抑制高阶横模的目的，确保实现基横模稳定输出，优化光束质量，减小阈值电流和插入损耗，满足VCSEL芯片的单模应用需求。
[0011]所述浮雕为中部镂空的环状结构，在具体应用中，该环状结构可设计为圆环状或方形环状。制作时，在第四DBR 表面利用干法蚀刻或者湿法蚀刻形成便可浮雕。浮雕由聚合物材料、介质材料或者半导体材料制成，其中聚合物材料可选用PI或BCB等；介质材料可选用硅的氮化物、硅的氧化物或铝的氧化物等；半导体材料可选用GaAs或AlGaAs。在应用中可根据实际需求进行选择设计，在此不作限定。
[0012]所述衬底的材料为GaAs，并且所述氧化隔离层的厚度为5
‑
5000nm，具体应用时可参照传统VCSEL结构的氧化限制层的厚度来设计。GaAs材料体系具有更高的可靠性，当VCSEL单元的谐振腔与EOM单元的吸收区均采用GaAs材料体系时，两单元的材料物性相似，可大大改善芯片外延沉积的稳定性，降低量产难度。
[0013]基于GaAs的材料体系，所述氧化隔离层的材料为Al2O3，其由材料为Al
x
Ga1‑
x
As的预制层经湿法氧化工艺氧化形成，其中x≥0.97。Al2O3具有良好的电学绝缘效果，是氧化隔离层的理想材料。氧化隔离预制层材料为AlGaAs材料，与GaAs衬底体系晶格相匹配，可实现连续外延生长，降低了外延生产难度，利于大批量生产。同时也确保了VCSEL单元与EOM单元的外延晶体质量，提高了器件的可靠性。
[0014]所述第一DBR、第二DBR、第三DBR和第四DBR是由Al
i
Ga1‑
i
As/Al
j
Ga1‑
j
As材料构成的周期结构，并且i和j均不大于0.92。由于氧化隔离预制层采用含铝量较高的Al
x
Ga1‑
x As材料，一方面为了防止第一DBR、第二DBR、第三DBR和第四DBR被过度氧化，另一方面由于含铝量越多导致的器件电阻越大，因此应确保组成第一DBR、第二DBR、第三DBR和第四DBR的材料含铝量不大于92%。此外，在应用中还应注意避免采用砷化铝材料。
[0015]所述谐振腔为下波导、有源区、上波导的三明治结构并采用掩埋隧穿结进行光学与电学限制，谐振腔的腔长为半激射波长的整数倍。谐振腔的量子阱的增益结构可以为单量子阱、多量子阱、隧道结级联量子阱或量子点，量子阱具体可选用InGaAs/GaAs、InGaAs/AlGaAs、InGaAs/GaAsP、GaAs/AlGaAs、AlInGaAs/AlGaAs 、InGaAsP/AlGaAs和AlGaInP/GaAs中的一种。
[0016]同谐振腔的量子阱，所述吸收区的量子阱材料同样可选用InGaAs/GaAs、InGaAs/AlGaAs、InGaAs/GaAsP、GaAs/AlGaAs、AlInGaAs/AlGaAs、 InGaAsP/AlGaA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带浮雕的高效垂直腔面EML芯片，其特征在于：包括VCSEL单元、氧化隔离层、EOM单元和浮雕，其中：所述VCSEL单元由下至上包括衬底、缓冲层、第一DBR、谐振腔和第二DBR；所述EOM单元由下至上包括第三DBR、吸收区和第四DBR；所述氧化隔离层设置于所述VCSEL单元和EOM单元之间，用于防止两单元接触处的电位影响各自单元内的工作电流；所述浮雕设置于所述EOM单元上方，用于抑制高阶横模，以实现模式控制。2.如权利要求1所述的一种带浮雕的高效垂直腔面EML芯片，其特征在于：所述氧化隔离层的材料为Al2O3，其由材料为Al
x
Ga1‑
x
As的预制层经湿法氧化工艺氧化形成，其中x≥0.97；所述第一DBR、第二DBR、第三DBR和第四DBR是由Al
i
Ga1‑
i
As/Al
j
Ga1‑
j
As材料构成的周期结构，并且i和j均不大于0.92。3.如权利要求2所述的一种带浮雕的高效垂直腔面EML芯片，其特征在于：所述谐振腔由下至上包括第一限制层、第一波导层、量子阱层、第二波导层、第二限制层、P型限制层和掩埋隧穿结；所述第一DBR为第一N型掺杂DBR；所述第二DBR为第二N型掺杂DBR；所述第三DBR为第三N型掺杂DBR；所述第四DBR为P型掺杂DBR。4.如权利要求2所述的一种带浮雕的高效垂直腔面EML芯片，其特征在于：所述谐振腔由下至上包括第一限制层、第一波导层、量子阱层、第二波导层、第二限制层和氧化限制层；所述第一DBR为第一N...

【专利技术属性】
技术研发人员：杨奕，鄢静舟，李伟，薛婷，王坤，洪斌，谢福时，
申请(专利权)人：福建慧芯激光科技有限公司，
类型：发明
国别省市：