一种半导体器件的形成方法技术

本发明专利技术提供了一种半导体器件的形成方法，包括：提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅；在层叠的所述二氧化硅层、伪多晶硅栅、硬掩膜层的两侧依次形成侧墙一、侧墙二；形成光刻胶，通过光刻工艺将所述伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；湿法去除所述光刻胶暴露出的侧墙二，使所述侧墙一露出；去除所述硬掩膜层，并同时将所述侧墙一高出所述伪多晶硅栅的牛角进行去除。通过增加湿法去除工艺，对于侧墙二进行去除，使得侧墙一裸露出，在回刻刻蚀的过程中直接刻蚀侧墙一，从而能够解决牛角难以去除的问题。解决牛角难以去除的问题。解决牛角难以去除的问题。

【技术实现步骤摘要】
一种半导体器件的形成方法


[0001]本专利技术涉及微电子半导体制造
，特别涉及一种半导体器件的形成方法。

技术介绍

[0002]高介电常数金属栅极(High
‑
k/Metal Gate，HKMG)工艺如28nm的HKMG中需要同时形成高介电常数(HK)的栅介质层以及金属栅(MG)，在后金属栅极工艺中，通常采用虚拟栅极结构(即伪栅极结构的多晶硅栅((Dummy Poly Gate，可简称为伪多晶硅栅)技术来形成伪多晶硅栅、位于即伪多晶硅栅侧壁上的侧墙、位于伪多晶硅栅及侧墙底部的栅介质层和位于伪多晶硅栅两侧的源漏区(两侧源漏区之间为沟道区)，见图1中的源区8和漏区9，之后再进行金属栅的置换，即将伪栅极结构的多晶硅栅去除(Dummy poly remove，DPR)，再用金属填充伪多晶硅栅的去除区域形成金属栅。其中通常需要在多晶硅层上形成硬掩膜层(未图示)，以进行相应的光刻和刻蚀来形成伪多晶硅栅，因此之后在伪多晶硅栅上形成的侧墙还覆盖在硬掩膜层的侧壁上，由此导致侧墙(Spacer)的顶部高于伪多晶硅栅而形成牛角401(Horn)，见图1。
[0003]理想情况下，在需要进行金属栅的置换时，该牛角401能在去除硬掩膜层的过程中完全被去除，但因多晶硅大小、图形密集区(density)不同，不同器件区域的多晶硅(poly)上光刻胶(PR)负载(loading)不同，部分大的多晶硅区域或图形密集区(density)的牛角不能完全被去除，导致后续工艺留渣(suffer Residue)，影响晶圆允收测试(Wafer Acceptance Test)以及芯片针测(Chip Probing)。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体器件的形成方法，以解决牛角难以去除的问题。
[0005]为解决上述技术问题，本专利技术提供一种半导体器件的形成方法，包括：
[0006]提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅；
[0007]在层叠的所述二氧化硅层、伪多晶硅栅、硬掩膜层的两侧依次形成侧墙一、侧墙二；
[0008]形成光刻胶，通过光刻工艺将所述伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；
[0009]湿法去除所述光刻胶暴露出的侧墙二，使所述侧墙一露出；
[0010]去除所述硬掩膜层，并同时将所述侧墙一高出所述伪多晶硅栅的牛角进行去除，使得所述伪多晶硅栅的高度与所述侧墙一的顶部齐平。
[0011]优选的，所述半导体衬底具有第一器件区域和第二器件区域，所述第一器件区域上的伪多晶硅栅的尺寸大于所述第二器件区域的伪多晶硅栅的尺寸；在形成光刻胶之后，先通过光刻工艺将所述第一器件区域的伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开，剩余的光刻胶掩蔽所述第二器件区域；在去除所述硬掩膜层之前，先对所述光刻胶进行回刻
蚀，以将所述第二器件区域的伪多晶硅栅和侧墙一、侧墙二上的光刻胶打开；在去除所述硬掩膜层的同时，将所述第一器件区域的所述侧墙一的牛角以及所述第二器件区域的侧墙一的牛角和侧墙二同时去除。
[0012]优选的，所述第一器件区域和所述第二器件区域的半导体衬底上均设有阱区。
[0013]优选的，所述阱区的底部的半导体衬底中还设有深阱区，所述深阱区的导电类型与所述阱区的导电类型相反。
[0014]优选的，所述侧墙一的材料包括氮化碳硅，所述侧墙二包括氮化硅。
[0015]优选的，湿法去除所述光刻胶暴露出的侧墙二所采用的清洗剂包括磷酸。
[0016]优选的，所述湿法去除的清洗时间至少为200s。
[0017]优选的，所述硬掩膜层包括依次层叠在所述伪多晶硅栅顶部上的硬掩膜氧化层和硬掩膜氮化层，且去除所述硬掩膜层的工艺包括：
[0018]首先，采用第一刻蚀工艺对所述硬掩膜氧化层进行去除，且去除所述硬掩膜氧化层的同时，去除相应的侧墙一的牛角以及剩余的侧墙二；
[0019]然后，采用第二刻蚀工艺对所述硬掩膜氮化层去除。
[0020]优选的，所述硬掩膜氮化层的材质包括氮化硅，所述硬掩膜氧化层包括二氧化硅。
[0021]优选的，在去除所述硬掩膜层以及将所述侧墙一高出所述伪多晶硅栅的牛角进行去除之后，还包括：去除所述伪多晶硅栅及其底部的二氧化硅层，以形成栅槽；在所述栅槽中沉积高介质层并填充金属材料，以形成金属栅极。
[0022]在本专利技术提供的半导体器件的形成方法，通过增加湿法去除工艺，对于侧墙二进行去除，使得侧墙一裸露出，进而在光刻胶回刻刻蚀的过程中，能够直接刻蚀侧墙一，使侧墙一的高度与伪多晶硅栅齐平，从而能够解决牛角难以去除，导致后续工艺留渣，降低产品良率的问题。
[0023]并且相对于现行解决牛角问题的工艺，牺牲源漏区表面上的镍硅化物的厚度，方法简单，风险较小，且增加该工艺无其他不良影响，有效减小PREB(Photo Resistance Etch back，即PREB)工艺降低牛角高度的难度，提高了面内均匀性，降低后续工艺难度，扩大PREB工艺窗口，有利于产品量产。
附图说明
[0024]图1是现行技术去除硬掩膜层后的结构示意图；
[0025]图2是本专利技术一实施例的半导体器件的形成方法中的流程图；
[0026]图3是本专利技术一实施例的半导体器件的形成方法中形成伪多晶硅栅时的器件剖面结构示意图；
[0027]图4是本专利技术一实施例的半导体器件的形成方法中形成侧墙一、侧墙二时的器件剖面结构示意图；
[0028]图5是本专利技术一实施例的半导体器件的形成方法中将多晶硅栅、侧墙一和侧墙二上的光刻胶打开的器件剖面结构示意图；
[0029]图6是本专利技术一实施例的半导体器件的形成方法中去除侧墙二后的器件剖面结构示意图；
[0030]图7是本专利技术一实施例的半导体器件的形成方法中去除硬掩膜氧化层后的器件剖
面结构示意图；
[0031]图8是本专利技术一实施例的半导体器件的形成方法中去除硬掩膜氮化层后的器件剖面结构示意图；
[0032]图9a是现行技术下所得的晶圆缺陷图；
[0033]图9b是本专利技术提供的方法下的晶圆缺陷图。
[0034]图中标号对应结构如下：
[0035]1、伪多晶硅栅；2、硬掩膜氮化层；3、硬掩膜氧化层；4、侧墙一；401、牛角；5、侧墙二；6、阱区；7、深阱区；8、源区；9、漏区。
具体实施方式
[0036]以下结合附图和具体实施例对本专利技术提出的半导体器件的形成方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0037]对于现有当前的后栅工艺，在形成伪多晶硅栅、侧墙和源漏区之后且进行金属栅的置换之前，通常还在源漏区上形成金属硅化物(例如镍硅化物NiSi本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，提供半导体衬底，在所述半导体衬底上依次沉积二氧化硅层、多晶硅层和硬掩膜层，并依次刻蚀硬掩膜层、多晶硅层和二氧化硅层，形成伪多晶硅栅(1)；在层叠的所述二氧化硅层、伪多晶硅栅(1)、硬掩膜层的两侧依次形成侧墙一(4)、侧墙二(5)；形成光刻胶，通过光刻工艺将所述伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开；湿法去除所述光刻胶暴露出的侧墙二(5)，使所述侧墙一(4)露出；去除所述硬掩膜层，并同时将所述侧墙一(4)高出所述伪多晶硅栅(1)的牛角(401)进行去除，使得所述伪多晶硅栅(1)的高度与所述侧墙一(4)的顶部齐平。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底具有第一器件区域和第二器件区域，所述第一器件区域上的伪多晶硅栅(1)的尺寸大于所述第二器件区域的伪多晶硅栅(1)的尺寸；在形成光刻胶之后，先通过光刻工艺将所述第一器件区域的伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开，剩余的光刻胶掩蔽所述第二器件区域；在去除所述硬掩膜层之前，先对所述光刻胶进行回刻蚀，以将所述第二器件区域的伪多晶硅栅(1)和侧墙一(4)、侧墙二(5)上的光刻胶打开；在去除所述硬掩膜层的同时，将所述第一器件区域的所述侧墙一(4)的牛角(401)以及所述第二器件区域的侧墙一(4)的牛角(401)和侧墙二(5)同时去除。3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述第一器件区域和所述第二器件区域的半导体衬底上均设有阱区(6)。...

【专利技术属性】
技术研发人员：王强，刘哲郡，黄然，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：