半导体装置与其制作方法制造方法及图纸

半导体装置与其制作方法关于形成沟槽于半导体装置的鳍状物(如鳍状场效晶体管装置的鳍状物)上，并形成多层介电结构于沟槽中。依据应用可控制多层介电结构的轮廓，以减少阴影效应并减少切割失败的风险，并具有其他可能的优点。多层介电结构可包含两层、三层、或任何数目的层状物，且可具有阶状轮廓、线性轮廓、或任何其他种类的轮廓。其他种类的轮廓。其他种类的轮廓。

【技术实现步骤摘要】
半导体装置与其制作方法


[0001]本专利技术实施例一般关于半导体装置与其制作方法，更特别关于形成绝缘层于半导体装置中以提供电性隔离。

技术介绍

[0002]本专利技术实施例一般关于半导体装置与其制作方法，更特别关于形成绝缘层于半导体装置中以提供电性隔离。随着半导体装置中的结构尺寸持续减少，在半导体装置中的关键位置形成薄绝缘层明显面临挑战。这些挑战可能造成不想要的效应，比如减少半导体装置的良率。半导体装置用于多种电子装置中，且通常需要考虑改善半导体装置的产能与效能。

技术实现思路

[0003]本专利技术一实施方式关于半导体装置。半导体装置包括隔离结构；鳍状物，延伸高于隔离结构；介电结构，形成于鳍状物上；以及栅极，形成于隔离结构之上与鳍状物之上并与介电结构相邻。介电结构包括第一介电层与第二介电层。
[0004]本专利技术另一实施方式关于半导体装置的制作方法。方法包括形成沟槽于半导体装置的鳍状物上；形成第一介电层于沟槽中，并形成第二介电层于沟槽中，以形成介电结构于沟槽中；以及移除第一介电层的一部分，以控制介电结构的轮廓。
[0005]本专利技术又一实施方式关于半导体装置的制作方法。方法包括形成沟槽于半导体装置的鳍状物上；形成第一介电层于沟槽中、形成第二介电层于沟槽中、并形成第三介电层于沟槽中，以形成介电结构于沟槽中；以及移除第一介电层的一部分以控制介电结构的轮廓。
附图说明
[0006]图1是一些实施例中，半导体装置的透视图。
[0007]图2是一些实施例中，图1的半导体装置沿着栅极区的剖视图。
[0008]图3A至3D是一些实施例中，图1的半导体装置中可形成的多种多层介电结构的附图。
[0009]图4A是一些实施例中，形成图3A的多层介电结构所用的工艺的流程图。
[0010]图4B至4F是一些实施例中，图1的半导体装置于图4A的多种工艺步骤的剖视图。
[0011]图5A是一些实施例中，形成图3B的多层介电结构所用的工艺的流程图。
[0012]图5B至5F是一些实施例中，图1的半导体装置于图5A的多种工艺步骤的剖视图。
[0013]图6A是一些实施例中，形成图3C的多层介电结构所用的工艺的流程图。
[0014]图6B至6I是一些实施例中，图1的半导体装置于图6A的多种工艺步骤的剖视图。
[0015]附图标记说明：
[0016]H
D
,H1,H2：高度
[0017]W
D
,W
T
,W1,W2,W3：宽度
[0018]100：半导体装置
[0019]112,114：栅极
[0020]122,124：源极/漏极区
[0021]132,134,136：主动鳍状物
[0022]142：虚置鳍状物
[0023]152：隔离结构
[0024]162,164：绝缘层
[0025]172：介电层
[0026]174：介电结构
[0027]180：剖面
[0028]210：沟槽
[0029]220：虚置栅极
[0030]230：遮罩(掩膜)层
[0031]240：虚置栅极介电层
[0032]311：第一介电层
[0033]312：第二介电层
[0034]313：第三介电层
[0035]400,500,600：工艺
[0036]401,402,403,404,405,501,502,503,504,505,601,602,603,604,605,606,607,608：步骤
具体实施方式
[0037]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0038]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。此外，本专利技术的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
[0039]此外，空间相对用语如“在
…
下方”、“下方”、“较低的”、“上方”、“较高的”、或类似用词，用于描述附图中一些元件或结构与另一元件或结构之间的关系。这些空间相对用语包括使用中或操作中的装置的不同方向，以及附图中所描述的方向。当装置转向不同方向时(旋转90度或其他方向)，则使用的空间相对形容词也将依转向后的方向来解释。
[0040]本专利技术提供半导体装置与其形成方法的多种实施例，其关于采用多层介电层以用于半导体装置中的轮廓控制。多层介电层在制作工艺时可用于更完整地填充沟槽，以避免形成气隙与阴影效应。此外，多层介电层可用于说明移除工艺中的变化，比如在形成金属栅极结构之前的移除多晶硅工艺。此处所述的多层介电结构可改善半导体装置的良率与半导体装置的效能。
[0041]图1是一些实施例中，半导体装置100的透视图。半导体装置100通常为鳍状场效晶体管结构。然而此处所述的方案亦可实施于其他晶体管结构，比如纳米片场效晶体管结构、全绕式栅极场效晶体管结构、或其他类似种类的晶体管结构。附图中的半导体装置100包含栅极112、栅极114、源极/漏极区122、源极/漏极区124、主动鳍状物132、主动鳍状物134、主动鳍状物136、虚置鳍状物142、隔离结构152、绝缘层162、绝缘层164、介电层172、与介电结构。如图1所示，剖面180切过栅极114。半导体装置100通常可实施于集成电路中。
[0042]栅极112及114均可为金属栅极结构如高介电常数的栅极介电层与金属栅极结构。在这些实施方式中，堆叠包含导电金属材料与高介电常数的介电材料。堆叠亦可包含功函数层、盖层、及/或其他层，以形成预期应用所适用的高介电常数的栅极介电层与金属栅极结构。高介电常数的栅极介电层与金属栅极结构的形成方法，可采用多种合适工艺如栅极优先或栅极后制的实施方式。栅极112与栅极114大致平行，且可为平行的栅极堆叠(其可包含额外的类似栅极结构，未图示于图1)的部分。在一些应用中，高介电常数的栅极介电层与金属栅极结构与多晶硅栅极相较，可减少漏电荷以改善效能。然而应理解此处所述的技术亦可用于具有多晶硅栅极结构或其他形态的栅极结构的半导体装置。在一些实施例中，在一些实施例中，制作半导体装置100以利形成间隔物层及/或其他绝缘层于半导体装置100中的步骤时，可形成虚置栅极结构(比如虚置栅极220，如下详述)。一旦完成半导体装置100的制作工艺，应理解一些实施例的栅极112及栅极114与间隔物层相邻，以提供栅极112及栅极114的电性隔离。
[0043]源极/漏极区122与源极/漏极区124均可为外延成长本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：一隔离结构；一鳍状物，延伸高于该隔离结构；一介电结构，形成于该鳍状物上，且该介电结构包括一第一介电层与一第二介电层；以及一栅极，形成于该隔离结构之上与该鳍状物之上并与该介电结构相邻。2.如权利要求1所述的半导体装置，其中形成于该鳍状物上的该介电结构具有一阶状轮廓，其来自于移除该第一介电层的一部分。3.如权利要求1所述的半导体装置，其中该介电结构还包括一第三介电层以与该第二介电层相邻。4.如权利要求3所述的半导体装置，其中最靠近该鳍状物的介电结构的底部区的宽度大于底部区上的介电结构的顶部区的宽度，且介电结构的宽度小于鳍状物的宽度。5.一种半导体装置的制作方法，包括：形成一沟槽于一半导体装置的一鳍状物上；形成一第一介电层于该沟槽中，并形成一第二介电层于该沟槽中，以形成一介电结构于该沟槽中；移除该第一介电层的一部分，以控制该介电结构的轮廓。6.如权利要求5所述的半导体装置的制作方法，其中形成该沟槽于该鳍...

【专利技术属性】
技术研发人员：蔡雅怡，林士尧，张棋翔，王梓仲，古淑瑗，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：