本公开提出一种半导体装置。半导体装置包括基板；第一半导体通道与第二半导体通道，位于基板上且横向分开。栅极结构覆盖并包覆第一与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道，且第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触该第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。极/漏极区的上表面。极/漏极区的上表面。
【技术实现步骤摘要】
半导体装置
[0001]本专利技术实施例涉及半导体装置，尤其涉及场效晶体管。
技术介绍
[0002]半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能与降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。
技术实现思路
[0003]在至少一实施例中，半导体装置包括基板；第一半导体通道位于基板上；以及第二半导体通道位于基板上且与第一半导体通道横向分开。半导体装置包括至少一栅极结构覆盖并包覆第一半导体通道与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道。第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。
[0004]在至少一实施例中，半导体装置的形成方法，包括：形成交错的第一半导体层与第二半导体层的多层晶格于基板上；蚀刻多层晶格与基板以形成第一鳍状物与第二鳍状物于基板之上与之中；沉积隔离区的层状物于基板、第一鳍状物、与第二鳍状物上，以形成第一开口于第一鳍状物与第二鳍状物之间；形成第三鳍状物于第一开口中；形成栅极结构于第一鳍状物、第二鳍状物、与第三鳍状物上；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出第一鳍状物与第二鳍状物；移除第一鳍状物与第二鳍状物；蚀刻隔离区的层状物以露出第三鳍状物；移除第三鳍状物以形成第二开口；以及经由第二开口蚀刻合并的源极/漏极区，以形成第一源极/漏极区与第二源极/漏极区。
[0005]在至少一实施例中，半导体装置的形成方法，包括：形成含有通道的第一垂直堆叠于第一鳍状物上的第一鳍状物堆叠以及含有通道的第二垂直堆叠于第二鳍状物上的第二鳍状物堆叠于基板之上与之中，形成含有鳍状物基底以接触基板的埋置鳍状物于第一鳍状物与第二鳍状物之间，并形成第三鳍状物于鳍状物基底上，且第三鳍状物与鳍状物基底的材料不同；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出鳍状物基底；移除第三鳍状物以形成第一开口；以及经由第一开口蚀刻形成第二开口以分开合并的源极/漏极区。
附图说明
[0006]图1A及图1B为本专利技术实施例中，制造的集成电路装置的一部分的透视图与剖视图。
[0007]图2A、图2B、图3A至图3P、图4A至图4D、图5A至图5E、图6A 至图6D、图7A至图7D、图8A至图8E、图9A至图9C、图10A至图10C、图11A、图11B、图12A、图12B、图13至图15、图16A至图16D、图17 及图18为多种实施例中，集成电路装置在多种制作阶段的附图。
[0008]图19及图20为多种实施例中，制作半导体装置的方法的流程图。
[0009]附图标记如下：
[0010]B
‑
B:剖线
[0011]D32:距离
[0012]10:装置
[0013]20A,20B:纳米结构装置
[0014]20C,20D,20E,20F:晶体管
[0015]21,21A,21B,21C:第一半导体层
[0016]22,22A,22B,22C,24,24A,24B,24C:纳米结构
[0017]22A2,22B2,22C2:通道
[0018]23,23A,23B,23C:第二半导体层
[0019]25:多层堆叠
[0020]28:氧化物层
[0021]29:硬掩模层
[0022]32,320:鳍状结构
[0023]32O,36O,320O,369:开口
[0024]36:隔离区
[0025]40:虚置栅极结构
[0026]41:间隔物层
[0027]45:虚置栅极层
[0028]47:掩模层
[0029]64,92:凹陷
[0030]74:内侧间隔物
[0031]82:源极/漏极区
[0032]82N:n型源极/漏极区
[0033]82P:p型源极/漏极区
[0034]110:基板
[0035]118:硅化物层
[0036]120:源极/漏极接点
[0037]125,280:粘着层
[0038]130:层间介电层
[0039]130C:源极/漏极接点隔离结构
[0040]131:蚀刻停止层
[0041]181:导电层
[0042]182:盖层
[0043]185:硬介电层
[0044]190,367:填充层
[0045]195,365,3600:衬垫层
[0046]200,200B:栅极结构
[0047]210:第一界面层
[0048]220:栅极介电层
[0049]240:第二界面层
[0050]270:保护层结构
[0051]290:金属填充层
[0052]310:鳍状物基底
[0053]330:埋置鳍状结构
[0054]360:第二隔离区
[0055]367F:填充部分
[0056]510:缝隙
[0057]600:栅极介电层
[0058]700:第二功函数层
[0059]820N,820P:保护层
[0060]821N:第一n型外延区
[0061]821P:第一p型外延区
[0062]822N:第二n型外延区
[0063]822P:第二p型外延区
[0064]823P:第三p型外延区
[0065]825:空洞
[0066]900:功函数金属层结构
[0067]1000,2000:方法
[0068]1100,1200,1300,1400,1500,1600,1700,1800,2100,2200,2300,2400,2500,260 0,2700:步骤 1310:置换鳍状结构
[0069]1550:区域
具体实施方式
[0070]下述详细描述可搭配附图说明，以利理解本专利技术的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
[0071]下述内容提供的不同实施例或实例可实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本
技术实现思路
而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，包括：一基板；一第一半导体通道，位于该基板上；以及一第二半导体通道，位于该基板上且与该第一半导体通道横向分开；至少一栅极结构，覆盖并包覆该第一半导体通道与该第二半导体通道；一第一源极/漏极区，邻接该栅极结构的第一侧上的该第一半导体通道；一第二源极/漏极区，邻接该栅极结构的第一侧上的该第二半导体通...
【专利技术属性】
技术研发人员：李韦儒，林志昌，郑存甫，吴忠纬，吴志强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。