一种记忆体装置及其操作方法，记忆体装置包括位元线(BL)；源极线(SL)；及分别可操作地耦接在BL与SL之间的多个非挥发性记忆体单元。多个非挥发性记忆体单元中的每一者包括彼此串联耦接的具有可变电阻的电阻器、第一晶体管及第二晶体管。响应于非挥发性记忆体单元的第一者不被读取且非挥发性记忆体单元的第二者被读取，连接在第一非挥发性记忆体单元的第一及第二晶体管之间的第一节点处的电压位准大于零。于零。于零。
【技术实现步骤摘要】
记忆体装置及其操作方法
[0001]本案是关于一种记忆体装置，特别是关于一种包含非挥发性记忆体单元的记忆体装置。
技术介绍
[0002]许多现代电子装置含有用以储存数据的电子记忆体。电子记忆体可为挥发性记忆体或非挥发性记忆体。挥发性记忆体在其被通电时储存数据，而非挥发性记忆体能够在断电时储存数据。相变随机存取记忆体(phase change random
‑
access memory,PCRAM)装置由于其简单的结构及所涉及的互补金属
‑
氧化物
‑
半导体(Complementary Metal
‑
Oxide
‑
Semiconductor,CMOS)逻辑相容制程技术而成为下一代非挥发性记忆体技术的一个有希望的候选者。大体上，PCRAM装置包括诸多PCRAM单元。每一PCRAM单元包括具有可变电阻的相变材料层，其是放置在安置于金属化层内的两个电极之间。
技术实现思路
[0003]本案的一实施例提供一种记忆体装置，记忆体装置包括位元线、源极线以及多个非挥发性记忆体单元。非挥发性记忆体单元分别可操作地耦接在位元线与源极线之间。非挥发性记忆体单元中的每一者包括具有可变电阻的电阻器、第一晶体管及第二晶体管。电阻器、第一晶体管及第二晶体管彼此串联耦接。响应于非挥发性记忆体单元的第一非挥发性记忆体单元不被读取且非挥发性记忆体单元的第二非挥发性记忆体单元被读取，连接在第一非挥发性记忆体单元的第一晶体管及第二晶体管之间的第一节点处的电压位准大于零。
[0004]本案的另一实施例提供一种记忆体装置，包括非挥发性记忆体单元。非挥发性记忆体单元包括电阻器、第一晶体管及第二晶体管。电阻器可操作地耦接至位元线；第一晶体管串联连接至电阻器且由第一字元线闸控；且第二晶体管串联连接至第一晶体管，第二晶体管可操作地耦接至源极线并由第二字元线闸控。当第一字元线及第二字元线未被启用但位元线被启用用于读取亦可操作地耦接至相同的位元线的相邻非挥发性记忆体单元时，共同连接至第一晶体管及第二晶体管两者的节点处的电压位准增大至高于零。
[0005]本案的另一实施例提供用于操作记忆体装置的方法，包括：提供耦接在位元线与源极线之间的多个记忆体单元，其中记忆体单元中的每一者包括可操作地耦接至位元线的电阻器、串联连接至电阻器的第一晶体管以及串联连接至第一晶体管且可操作地耦接至源极线的第二晶体管；以及通过至少执行如下各者来读取记忆体单元中的一者：(i)启用多个字元线中的第一字元线对，第一字元线对分别闸控记忆体单元的第一晶体管及第二晶体管；以及(ii)不启用字元线的剩余的字元线对，字元线对分别闸控记忆体单元中的剩余记忆体单元的第一晶体管及第二晶体管；其中连接在剩余记忆体单元中的每一者的第一晶体管及第二晶体管之间的相应节点具有大于零的电压位准。
附图说明
[0006]当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
[0007]图1根据一些实施例绘示实例记忆体装置的方块图；
[0008]图2A根据一些实施例绘示图1的记忆体装置的记忆体单元的实例电路图；
[0009]图2B根据一些实施例绘示图1的记忆体装置的记忆体单元的另一实例电路图；
[0010]图3根据一些实施例绘示图1的记忆体装置的记忆体阵列的电路图；
[0011]图4A根据一些实施例绘示图1的记忆体装置的耦接至图2A的记忆体单元的输入/输出(input/output,I/O)电路的电路图；
[0012]图4B根据一些实施例绘示图1的记忆体装置的耦接至图2B的记忆体单元的输入/输出(I/O)电路的电路图；
[0013]图5根据一些实施例绘示用以存取图1的记忆体装置的方法的流程图。
[0014]【符号说明】
[0015]100:记忆体装置
[0016]102:记忆体阵列
[0017]103:记忆体单元
[0018]103A:相变随机存取记忆体单元
[0019]103B:相变随机存取记忆体单元
[0020]103C:相变随机存取记忆体单元
[0021]103D:相变随机存取记忆体单元
[0022]104:行解码器
[0023]106:列解码器
[0024]108:输入/输出电路
[0025]110:控制逻辑电路
[0026]120A:位准移位器
[0027]120B:位准移位器
[0028]202:电阻器
[0029]204:主动晶体管
[0030]206:置底晶体管
[0031]212:顶电极
[0032]214:相变层
[0033]216:底电极
[0034]252:电阻器
[0035]254:主动晶体管
[0036]256:置底晶体管
[0037]258:晶体管
[0038]259:供应电压
[0039]262:顶电极
[0040]264:相变层
[0041]266:底电极
[0042]500:方法
[0043]502:操作
[0044]504:操作
[0045]506:操作
[0046]BL:位元线
[0047]BL1:位元线
[0048]BL2:位元线
[0049]BL
N
:位元线
[0050]C1:列
[0051]C2:列
[0052]C3:列
[0053]C
N
:列
[0054]CL:控制线
[0055]D:漏极
[0056]G:栅极
[0057]M1:晶体管
[0058]M2:晶体管
[0059]M3:晶体管
[0060]M4:晶体管
[0061]M5:晶体管
[0062]M6:晶体管
[0063]M7:晶体管
[0064]M8:晶体管
[0065]M9:晶体管
[0066]M
10
:晶体管
[0067]M
11
:晶体管
[0068]M
12
:晶体管
[0069]M
13
:晶体管
[0070]M
14
:晶体管
[0071]R1:行
[0072]R2:行
[0073]R3:行
[0074]R
M
:行
[0075]R
ref
:参考电阻器
[0076]S:源极
[0077]SL:源极线
[0078]SL1:源极线
[0079]V
DD
:供应电压本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种记忆体装置，其特征在于，包括：一位元线；一源极线；以及多个非挥发性记忆体单元，分别可操作地耦接在该位元线与该源极线之间；其中该些非挥发性记忆体单元中的每一者包括具有一可变电阻的一电阻器、一第一晶体管及一第二晶体管，该电阻器、该第一晶体管及该第二晶体管彼此串联耦接；以及其中响应于该非挥发性记忆体单元的一第一非挥发性记忆体单元不被读取且该非挥发性记忆体单元的一第二非挥发性记忆体单元被读取，连接在该第一非挥发性记忆体单元的该第一晶体管及该第二晶体管之间的一第一节点处的电压位准大于零。2.如权利要求1所述的记忆体装置，其特征在于，其中连接在该第二非挥发性记忆体单元的该第一晶体管及该第二晶体管之间的一第二节点处的电压位准等于零。3.如权利要求1所述的记忆体装置，其特征在于，进一步包括：一第一字元线，用以通过一第一电压闸控该第一非挥发性记忆体单元的该第一晶体管；以及一第二字元线，用以通过一第二电压闸控该第一非挥发性记忆体单元的该第二晶体管；其中该第二电压大于该第一电压，借此导致该第一节点处的电压位准大于零。4.如权利要求1所述的记忆体装置，其特征在于，其中该些非挥发性记忆体单元中的每一者进一步包括一第三晶体管，该第三晶体管具有连接至该第一晶体管及该第二晶体管两者的一第一源极/漏极端，该记忆体装置进一步包括：一第一字元线，用以通过一第一电压闸控该第一非挥发性记忆体单元的该第一晶体管；以及一第二字元线，用以通过一第二电压闸控该第一非挥发性记忆体单元的该第二晶体管；其中该第一非挥发性记忆体单元的该第三晶体管接通，借此导致该第一节点处的电压位准大于零。5.如权利要求4所述的记忆体装置，其特征在于，其中该第一电压大体上等于该第二电压。6.如权利要求4所述的记忆体装置，其特征在于，其中该第一晶体管及该第二晶体管具有一第一导电类型，且该第三晶体管具有相反的一第二导电类型。7.如权利要求4...
【专利技术属性】
技术研发人员：张盟昇，黄家恩，李谷桓，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。