伪噪声产生装置制造方法及图纸

一种能够使用小型处理电路从任意相位启动伪噪声序列的伪噪声产生装置。对应于多个相移量的选择模式事先存储在ＲＯＭ中。通过向ＲＯＭ给出相移量并在与门电路中设置对应的抽头选择模式，对由伪噪声产生器产生的伪噪声序列进行相移，并加载到移位寄存器。在ＲＯＭ中设置了新的相位量之后，移位寄存器的内容转移给伪噪声产生器中的移位寄存器。通过重复这一操作，作为多个相移量之和实现所希望的相移。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用来产生用于CDMA(码分多址)通信系统中传输信号扩展调制的伪噪声序列的伪噪声产生装置。在使用其周期可能扩展到例如数分钟之大的扩展码元序列的CDMA通信系统中，必须通过从基于传输端通过控制信道发送的时间数据所确定的相位启动扩展码元序列建立码元同步。进而，在长周期的码元序列分为多个部分每一部分由不同的站台使用的系统中，要求码元序列迅速从所使用的相位启动，并当发出分配变化请求以降低相互的干扰时，必须从指定的相位迅速重新启动码元序列。任意设置用作扩展码元序列的伪噪声序列的相位的一个可能的方法是向产生伪噪声序列的伪噪声产生器提供比通常快的时钟，并从原始相位向所希望的相位移动其相位。然而这一方法需要高速时钟来实现移位，并当移位量大时特别存在一个问题，因为如果要在短时间内获得所希望的移位量就必须要有非常快速的时钟。另一可能的方法是利用伪噪声序列的移位可加性质，并通过从伪噪声产生器各级移位寄存器提取适当的抽头并对抽头的输出取异或而产生相移码元序列。然而，这一方法的问题在于，必须通过计算确定用于获得所需移位量的抽头位置，并如果移位寄存器级的数量很大，则计算要花相当多的时间。于是本专利技术的目的是要提供一种能够在短时间内从所希望相位启动的伪噪声产生装置。根据本专利技术，提供了一种伪噪声产生装置，它包括具有多个串连的延时元件的伪噪声产生器；用于存储对应于相移量的选择模式的存储装置；用于在伪噪声产生器中根据从存储装置输出的选择模式选择延时元件输出的选择器；以及加法器，用于把由选择器选择的延时元件的输出相加，从而输出从伪噪声产生器输出的伪噪声序列的相移版本。存储装置最好存储对应于多个不同相移量的多个选择模式，并输出对应于多个相移量中特定的一个相移量的选择模式。该装置最好还包括用于在其中累积加法器输出的伪噪声序列的移位寄存器；以及控制器，用于通过向存储装置发出相移量的规定，并通过向伪噪声产生器中的延时元件传输在移位寄存器中累积的伪噪声序列，作为多个相移量的和而实现所需要的相移的。附图说明图1是根据本专利技术的第一实施例的伪噪声产生装置的电路图；图2是根据本专利技术的第二实施例的伪噪声产生装置的电路图；图3是用于说明图2的电路工作的时序图；图4是说明图2中控制器24的第一个例子的电路框图；图5是用于说明图4的电路工作的时序图；图6是说明图2中控制器24的第二个例子的电路框图；图7是用于说明图6的电路工作的时序图；图8是说明图2中控制器24的第三个例子的电路框图；图9是说明图2中控制器24的第四个例子的电路框图；图10是解释图9中的微处理器40工作的第一个例子的流程图；图11是解释图9中的微处理器40工作的第二个例子的流程图；以及图12是解释图9中的微处理器40工作的第三个例子的流程图。在以下说明的各实施例中，相同的标号表示相同的构成部件。图1是根据本专利技术的第一实施例的伪噪声产生装置的电路图。图1中，七级移位寄存器10和产生移位寄存器10的第四级与第七级的输出的逻辑异或(EOR)并把结果反馈给第一级输入的EOR电路12，构成产生周期为27-1的M-序列伪噪声产生器14。每一级移位寄存器10的输出连接到七个与(AND)门电路16的之一的一个输入，其其它的输入连接到ROM 18的输出。所有与门电路16的输出由六个EOR电路20取异或以便产生这一装置的输出。如上所述，因为M-序列的移位可加性，通过从各级移位寄存器取适当的抽头并对所取的抽头输出取异或，能够获得带有被任意移位的码元序列的相位的M-序列。在本专利技术中利用这一性质，预先计算出提供了所需要的移位量的抽头位置选择模式，并且每一模式预先存储在由对应的移位量所定址的ROM 18中的存储单元中。在对每一级移位寄存器10施加了初始值之后，所需要的移位量作为对ROM 18的定址给出，ROM 18响应输出提供所需要的移位量的抽头位置选择模式。根据从ROM 18输出的选择模式，适当与门电路16被打开以便选择抽头位置，并在EOR电路20中对来自所选择的抽头的值取异或，这样该电路输出从初始值被移位所需要的移位量的一个M-序列，即带有所需要的相位的M-序列。在图1的实施例中，在具有例如41级移位寄存器和输出周期241-1的M-序列伪噪声产生器的情形下，如果要获得任意移位量，则将需要(241-2)×41位ROM容量，这是不现实的。图2是根据本专利技术的第二实施例的伪噪声产生装置的电路图。图2及以下给出的例子中，对图1中所示具有七级移位寄存器并输出周期27-1的M-序列的伪噪声产生器14进行说明以便于理解，但是应当理解，以下所述的实施例同样适用于例如具有41-级移位寄存器并输出周期241-1的M-序列的伪噪声产生器。本实施例中，从EOR电路20输出被相移的M-序列串行输入到移位寄存器22，并当以等于伪噪声产生器14中的移位寄存器10的级数的数据加载时，移位寄存器22把数据转移回移位寄存器10。这样，能够作为多个相移量之和获得所需要的相移量。进而，通过以对应于伪噪声序列的周期的1/2、1/4、1/8、…的相移量设置ROM 18，能够在限定的时间内有效地获得任意的移位量。更具体来说，当M-序列的周期为2n-1时，对应于相移量2n-1、2n-2、…、2和1的选择模式存储在ROM 18中，并根据以二进制表示的所希望的移位量的位模式对移位量求和，能够获得任何所希望的移位量。这种情形下所需要的ROM容量仅为n×n位。通过在设置初始值之后进行以上的操作，能够在短时间内获得带有所希望的相位的M-序列。如果对必须的相位数作出限制，则仅需要在ROM 18中存储能够通过它们的和表示必须的相位的足够多的模式。例如，当希望产生的相位为1、4、16、64、68或80时，则ROM 18只需要存储对应于相移量64、16和4的选择模式即可，因为所有必须的相位能够由它们的和表示。参见图3的时序图，以下将取一个例子来说明图2的电路的工作，其中输出周期为127(=27-1)的其相位对初始值超前(或滞后)68个时钟的M-序列。基本上相同的操作适用于具有长为241-1的周期的M-序列产生电路的情形。当初始设置脉冲PRSET施加到移位寄存器22时，移位寄存器22被设置为初始值a(0)。图3中的SBUT表示在移位寄存器22中设置的值。初始设置脉冲PRSET还施加到控制器24。通过这一脉冲，控制器24锁存相移值SFTVAL，确定64+4的组合为通过以下所述方法之一达到相移值68的组合，并对ROM 18给出对应于64-时钟相移值(参见图3中ADDR)的选择模式的存储地址ad(64)。ROM 18对此响应而输出达到64时钟相移的抽头值的选择模式tp(64)(参见图3中的TAPINFO)。此后，控制器24输出加载脉冲LOAD，这时加载到移位寄存器22中的初始值a(0)转移到移位寄存器10(参见SBUT和SR)。当对周期T1中七时钟周期设置H电平信号CLKON时，则与门电路26打开且移位时钟CLK七次施加到移位寄存器10和22。随着七个移位时钟的施加，伪噪声产生器14输出七位的M-序列，同时对产生器14的输出超前(或滞后)64时钟的值a(64)加载到移位寄存器22(参见SBUF)。然后，控制器24输出对应于四时钟相移量(ADDR)的地址ad(4),R本文档来自技高网...

【技术保护点】
一种伪噪声产生装置，它包括： 具有多个串连的延时元件的伪噪声产生器； 用于存储对应于相移量的选择模式的存储装置； 用于在所述伪噪声产生器中根据从存储装置输出的所述选择模式选择延时元件输出的选择器；以及 用于把由所述选择器选择的所述延时元件的输出相加，从而输出从所述伪噪声产生器输出的伪噪声序列的相移版本的加法器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中村隆治，川端和生，大渕一央，滨田一，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]