可编程存储器及其驱动方法技术

本发明专利技术涉及存储技术领域，提出一种可编程存储器及其驱动方法，可编程存储器包括：多个反熔丝单元、多条字线、控制电路，多个所述反熔丝单元沿行列方向阵列分布，所述反熔丝单元包括反熔丝和开关晶体管，所述反熔丝的第一端和所述开关晶体管的第一极相连接；所述字线连接位于同一行的所述开关晶体管的栅极；控制电路连接所述字线，用于在编程模式下向目标反熔丝单元连接的所述字线提供第一电压，以及用于在读取模式下向目标反熔丝单元连接的所述字线提供第二电压；其中，所述第一电压大于所述第二电压。该可编程存储器即可以避免反熔丝误编程，同时可以降低开关晶体管被击穿的风险。同时可以降低开关晶体管被击穿的风险。同时可以降低开关晶体管被击穿的风险。

【技术实现步骤摘要】
可编程存储器及其驱动方法


[0001]本公开涉及存储
，尤其涉及一种可编程存储器及其驱动方法。

技术介绍

[0002]相关技术中，可编程存储器一般包括多个阵列分布的反熔丝单元，反熔丝单元包括反熔丝和开关晶体管，反熔丝的第一端和开关晶体管的第一极相连接。相关技术中，反熔丝具有被误编程的风险，且开关晶体管容易被击穿。
[0003]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

[0004]根据本公开的一个方面，提供一种可编程存储器，包括：多个反熔丝单元、多条字线、控制电路，多个所述反熔丝单元沿行列方向阵列分布，所述反熔丝单元包括反熔丝和开关晶体管，所述反熔丝的第一端和所述开关晶体管的第一极相连接；所述字线连接位于同一行的所述开关晶体管的栅极；控制电路连接所述字线，用于在编程模式下向目标反熔丝单元连接的所述字线提供第一电压，以及用于在读取模式下向目标反熔丝单元连接的所述字线提供第二电压；其中，所述第一电压大于所述第二电压。
[0005]本公开一种示例性实施例中，所述可编程存储器还包括：多条位线、预充电电路，所述位线连接位于同一列的所述开关晶体管的第二极；预充电电路与多条所述位线连接，用于在编程模式下向所述位线提供预充电电压。
[0006]本公开一种示例性实施例中，所述预充电电路包括：多个第一开关单元，多个第一开关单元与多条所述位线一一对应设置，所述第一开关单元的第一端连接与其对应的所述位线，第二端用于接收所述预充电电压，控制端连接预充信号端，所述预充信号端用于在编程模式下输出有效电平。
[0007]本公开一种示例性实施例中，所述可编程存储器还包括：列选择电路，列选择电路连接所述位线，用于在编程模式下根据列选择信号拉低所述目标反熔丝单元所连接的所述位线的电压。
[0008]本公开一种示例性实施例中，所述列选择电路包括：多个第二开关单元，多个第二开关单元与多条所述位线一一对应设置，所述第二开关单元的第一端连接与其对应的所述位线，第二端用于接收低电平电压，控制端用于接收所述列选择信号。
[0009]本公开一种示例性实施例中，所述控制电路包括：多个字线控制电路、电压调节电路，多个所述字线控制电路与多条所述字线一一对应设置，所述字线控制电路用于根据字线地址信号将电源电压传输到所述目标反熔丝单元连接的所述字线；电压调节电路用于向所述字线控制电路提供所述电源电压，其中，在所述编程模式下所述电源电压为所述第一电压，在所述读取模式下所述电源电压为所述第二电压。
[0010]本公开一种示例性实施例中，所述字线地址信号包括第一地址信号和第二地址信
号，所述字线控制电路包括：第一N型晶体管、第二N型晶体管、第三N型晶体管、第四P型晶体管、第五P型晶体管、第六P型晶体管。所述第一N型晶体管的第一极接地，第一N型晶体管的栅极用于接收所述第一地址信号；所述第二N型晶体管的第一极连接所述第一N型晶体管的第二极，所述第二N型晶体管的第二极连接第一节点，所述第二N型晶体管的栅极用于接收所述第二地址信号；所述第三N型晶体管的第一极接地，所述第三N型晶体管的第二极连接所述字线，所述第三N型晶体管的栅极连接所述第一节点；所述第四P型晶体管的第一极用于接收所述电源电压，所述第四P型晶体管的第二极连接所述字线，所述第四P型晶体管的栅极连接所述第一节点；所述第五P型晶体管的第一极用于接收所述电源电压，所述第五P型晶体管的第二极连接所述第一节点，所述第五P型晶体管的栅极用于接收所述第一地址信号；所述第六P型晶体管的第一极用于接收所述电源电压，所述第六P型晶体管的第二极连接所述第一节点，所述第六P型晶体管的栅极用于接收所述第二地址信号。
[0011]本公开一种示例性实施例中，所述第一地址信号为行地址信号，所述第二地址信号为子阵列地址信号。
[0012]本公开一种示例性实施例中，所述电压调节电路包括：比较器、第七P型晶体管、第一可变电阻、第二可变电阻、调整电路，所述比较器的反相输入端用于接收参考电压，所述比较器的正相输入端连接第二节点，所述比较器的输出端连接第三节点；所述第七P型晶体管的第一极连接电源端，所述第七P型晶体管的第二极用于输出所述电源电压，所述第七P型晶体管的栅极连接所述第三节点；第一可变电阻连接于所述第七P型晶体管的第二极和所述第二节点之间；第二可变电阻连接于所述第二节点和接地端之间；调整电路用于根据编程标志信号调整所述参考电压、所述第一可变电阻或所述第二可变电阻中的至少一个。
[0013]本公开一种示例性实施例中，所述电压调节电路包括：控制信号生成电路、电压选择电路，控制信号生成电路用于根据编程标志信号输出第一控制信号或第二控制信号；电压选择电路用于接收所述第一控制信号或所述第二控制信号，且用于根据所述第一控制信号输出所述第一电压至所述字线控制电路，或用于根据所述第二控制信号输出所述第二电压至所述字线控制电路。
[0014]本公开一种示例性实施例中，所述控制信号生成电路包括：第八N型晶体管、反相器、第九N型晶体管、第十N型晶体管、第十一N型晶体管，所述第八N型晶体管的第一极连接低电平信号端，所述第八N型晶体管的栅极用于接收所述编程标志信号，所述第八N型晶体管的第二极用于输出所述第一控制信号；所述反相器的输入端用于接收所述编程标志信号；所述第九N型晶体管的第一极连接高电平信号端，所述第九N型晶体管的栅极连接所述反相器的输出端，所述第九N型晶体管的第二极连接所述第八N型晶体管的第二极；所述第十N型晶体管的第一极连接所述低电平信号端，所述第十N型晶体管的栅极连接所述反相器的输出端，所述第十N型晶体管的第二极用于输出所述第二控制信号；所述第十一N型晶体管的第一极连接高电平信号端，所述第十一N型晶体管的栅极用于接收所述编程标志信号，所述第十一N型晶体管的第二极连接所述第十N型晶体管的第二极。所述电压选择电路包括：第十二P型晶体管、第十三P型晶体管，所述第十二P型晶体管的第一极用于接收所述第一电压，所述第十二P型晶体管的栅极所述第八N型晶体管的第二极和所述第九N型晶体管的第二极，所述第十二P型晶体管的第二极用于输出所述电源电压；所述第十三P型晶体管的第一极用于接收所述第二电压，所述第十三P型晶体管的栅极连接所述第十N型晶体管的
第二极和所述第十一N型晶体管的第二极，所述第十三P型晶体管的第二极用于输出所述电源电压。
[0015]根据本公开的一个方面，提供一种可编程存储器驱动方法，所述可编程存储器包括：
[0016]多个反熔丝单元，多个所述反熔丝单元沿行列方向阵列分布，所述反熔丝单元包括反熔丝和开关晶体管，所述反熔丝的第一端和所述开关晶体管的第一极相连接；
[0017]多条字线，所述字线连接位于同一行的所述开关晶体管的栅极；
[0018]所述驱动方法包括：
[0019]在编程模式下，向目标反熔丝单元连接的所述字线提供第一电压；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程存储器，其特征在于，包括：多个反熔丝单元，多个所述反熔丝单元沿行列方向阵列分布，所述反熔丝单元包括反熔丝和开关晶体管，所述反熔丝的第一端和所述开关晶体管的第一极相连接；多条字线，所述字线连接位于同一行的所述开关晶体管的栅极；控制电路，连接所述字线，用于在编程模式下向目标反熔丝单元连接的所述字线提供第一电压，以及用于在读取模式下向目标反熔丝单元连接的所述字线提供第二电压；其中，所述第一电压大于所述第二电压。2.根据权利要求1所述的可编程存储器，其特征在于，所述可编程存储器还包括：多条位线，所述位线连接位于同一列的所述开关晶体管的第二极；预充电电路，与多条所述位线连接，用于在编程模式下向所述位线提供预充电电压。3.根据权利要求2所述的可编程存储器，其特征在于，所述预充电电路包括：多个第一开关单元，与多条所述位线一一对应设置，所述第一开关单元的第一端连接与其对应的所述位线，第二端用于接收所述预充电电压，控制端连接预充信号端，所述预充信号端用于在编程模式下输出有效电平。4.根据权利要求2所述的可编程存储器，其特征在于，所述可编程存储器还包括：列选择电路，连接所述位线，用于在编程模式下根据列选择信号拉低所述目标反熔丝单元所连接的所述位线的电压。5.根据权利要求4所述的可编程存储器，其特征在于，所述列选择电路包括：多个第二开关单元，与多条所述位线一一对应设置，所述第二开关单元的第一端连接与其对应的所述位线，第二端用于接收低电平电压，控制端用于接收所述列选择信号。6.根据权利要求1所述的可编程存储器，其特征在于，所述控制电路包括：多个字线控制电路，多个所述字线控制电路与多条所述字线一一对应设置，所述字线控制电路用于根据字线地址信号将电源电压传输到所述目标反熔丝单元连接的所述字线；电压调节电路，用于向所述字线控制电路提供所述电源电压，其中，在所述编程模式下所述电源电压为所述第一电压，在所述读取模式下所述电源电压为所述第二电压。7.根据权利要求6所述的可编程存储器，其特征在于，所述字线地址信号包括第一地址信号和第二地址信号，所述字线控制电路包括：第一N型晶体管，所述第一N型晶体管的第一极接地，第一N型晶体管的栅极用于接收所述第一地址信号；第二N型晶体管，所述第二N型晶体管的第一极连接所述第一N型晶体管的第二极，所述第二N型晶体管的第二极连接第一节点，所述第二N型晶体管的栅极用于接收所述第二地址信号；第三N型晶体管，所述第三N型晶体管的第一极接地，所述第三N型晶体管的第二极连接所述字线，所述第三N型晶体管的栅极连接所述第一节点；第四P型晶体管，所述第四P型晶体管的第一极用于接收所述电源电压，所述第四P型晶体管的第二极连接所述字线，所述第四P型晶体管的栅极连接所述第一节点；第五P型晶体管，所述第五P型晶体管的第一极用于接收所述电源电压，所述第五P型晶体管的第二极连接所述第一节点，所述第五P型晶体管的栅极用于接收所述第一地址信号；第六P型晶体管，所述第六P型晶体管的第一极用于接收所述电源电压，所述第六P型晶
体管的第二极连接所述第一节点，所述第六P型晶体管的栅极用于接收所述第二地址信号。8.根据权利要求7...

【专利技术属性】
技术研发人员：季汝敏，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：