电路板和电子设备制造技术

本公开涉及一种电路板和电子设备。电路板包括至少一堆叠芯片组、芯层和介质层。每一所述堆叠芯片组包括第一芯片和与所述第一芯片沿芯层厚度方向堆叠且相对固定的第二芯片；芯层包括至少一个贯通槽，每一所述贯通槽容纳至少一颗所述堆叠芯片组；介质层至少部分设置于所述贯通槽内，并且包围所述堆叠芯片组。并且包围所述堆叠芯片组。并且包围所述堆叠芯片组。

【技术实现步骤摘要】
电路板和电子设备


[0001]本公开涉及终端
，尤其涉及一种电路板和电子设备。

技术介绍

[0002]现今，电子设备的体积越来越小，而人们对电子设备的性能要求越来越高，因此对封装高集成度、小型化、高性能和高可靠性要求日趋严格。其中，基板埋入封装结构体积更小，但是厚度较厚；而埋入芯层封装结构虽然解决了厚度的问题，但是却集成度较低。

技术实现思路

[0003]本公开提供一种电路板和电子设备，以解决相关技术中的不足。
[0004]本公开的第一方面提供一种电路板，包括：至少一堆叠芯片组、芯层和介质层。每一所述堆叠芯片组包括第一芯片和与所述第一芯片沿芯层厚度方向堆叠且相对固定的第二芯片；芯层包括至少一个贯通槽，每一所述贯通槽容纳至少一所述堆叠芯片组；介质层至少部分设置于所述贯通槽内，并且包围所述堆叠芯片组。
[0005]进一步地，所述第一芯片包括设置于所述第一芯片背离所述第二芯片一侧表面的第一焊盘；所述第二芯片包括设置于所述第二芯片背离所述第一芯片一侧表面的第二焊盘；所述介质层包括对应于所述第一焊盘设置的第一通孔和对应于所述第二焊盘设置的第二通孔。
[0006]进一步地，所述堆叠芯片组的侧表面和贯通槽的内壁之间的最小间隙大于等于25微米、且小于等于35微米。
[0007]进一步地，在堆叠芯片组的堆叠方向上，所述第一芯片的中心投影和所述第二芯片的中心投影重合。
[0008]进一步地，在堆叠芯片组的堆叠方向上，所述第一芯片的正投影面积与所述第二芯片的正投影面积之比大于等于0.9、且小于等于1。
[0009]进一步地，所述堆叠芯片组还包括粘合层，所述粘合层设置于所述第一芯片和所述第二芯片之间，与所述第一芯片和所述第二芯片分别连接。
[0010]进一步地，所述堆叠芯片组的高度与所述芯层的厚度之比大于等于0.9、且小于等于1。
[0011]进一步地，所述芯层包括第三通孔，所述第三通孔贯穿所述芯层垂直于所述堆叠芯片组的堆叠方向上的表面；所述电路板还包括导体，所述第三通孔容纳所述导体；所述导体端面与所述芯层的表面之间的最小间隙大于等于15微米、且小于等于30微米。
[0012]进一步地，所述介质层覆盖所述芯层垂直于所述堆叠芯片组的堆叠方向的表面和所述导体。
[0013]进一步地，电路板还包括至少一颗第三芯片，所述介质层包围所述第三芯片，每一所述贯通槽容纳至少一颗所述第三芯片和/或至少一颗所述堆叠芯片组。
[0014]本公开的第二方面提供一种电子设备，包括如前述实施例中任一项所述的电路
板。
[0015]本公开的实施例提供的技术方案可以包括以下有益效果：
[0016]由上述实施例可知，本公开中可以通过将第一芯片和第二芯片堆叠布置于芯层的贯通槽内，相对于相关技术中，有利于实现厚度不同的第一芯片和第二芯片在同一芯层的埋入封装，以进一步提升电路板的集成度，实现电路板的小型化和高性能。
[0017]应理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
[0018]为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0019]图1所示为本公开的电路板的一个实施例的横截面示意图。
[0020]图2所示为本公开的电路板的另一个实施例未压合介质层的横截面示意图。
[0021]图3所示为图2所示的电路板压合介质层后的横截面示意图。
[0022]图4所示为本公开的电子设备的一个实施例的整体示意图。
具体实施方式
[0023]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的方式并不代表与本公开相一致的所有方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
[0024]在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本技术所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个，若仅指代“一个”时会再单独说明。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
[0025]由于当前电子设备封装集成度和小型化要求日趋严格，埋入式封装技术也应运而生，该埋入式封装技术主要是指将IC等器件埋入电路板基板的内部。通过埋入式封装技术
在埋入器件时，需要先通过激光对基板进行开槽，而且埋入器件的厚度需要与基板的厚度相匹配才能达到埋入封装技术的工艺要求，这一工艺要求也就直接导致同一基板无法同时埋入厚度尺寸不同的器件。
[0026]基于此，本公开提供一种电路板100，该电路板100可以包括堆叠芯片组1、芯层2和介质层3。该芯层2可以包括沿芯层2的厚度方向贯穿的贯通槽21，即在图1所示实施例中，该贯通槽21可以沿第三方向Z贯穿芯层2，堆叠芯片组1可以设置于该贯通槽21内，并且至少部分的介质层3可以设置于贯通槽21内，以通过该介质层3包围贯通槽21内的堆叠芯片组1，实现堆叠芯片组1相对于芯层2的固定。其中，该堆叠芯片组1可以包括第一芯片11和第二芯片12，该第一芯片11和第二芯片12沿第三方向Z堆叠且两者相对固。如图1所示，同一芯层2内可以布置单个堆叠芯片组1，或者，如图2所示，同一芯层2内可以布置两个堆叠芯片组1，在其他实施例中，同一芯层2内可以布置三个或者三个以上的堆叠芯片组1。
[0027]如此，在本公开的技术方案中，可以通过将第一芯片11和第二芯片12堆叠布置于芯层2的贯通槽21内，相对于相关技术中，有利于实现厚度不同的第一芯片11和第二芯片12在同一芯层2中的埋入封装，以进一步提升电路板100的集成度，实现电路板100的小型化和高性能本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路板，其特征在于，包括：至少一堆叠芯片组，每一所述堆叠芯片组包括第一芯片和与所述第一芯片沿芯层厚度方向堆叠且相对固定的第二芯片；芯层，包括至少一个贯通槽，每一所述贯通槽容纳至少一所述堆叠芯片组；和介质层，至少部分设置于所述贯通槽内，并且包围所述堆叠芯片组。2.根据权利要求1所述的电路板，其特征在于，所述第一芯片包括设置于所述第一芯片背离所述第二芯片一侧表面的第一焊盘；所述第二芯片包括设置于所述第二芯片背离所述第一芯片一侧表面的第二焊盘；所述介质层包括对应于所述第一焊盘设置的第一通孔和对应于所述第二焊盘设置的第二通孔。3.根据权利要求1所述的电路板，其特征在于，所述堆叠芯片组的侧表面和贯通槽的内壁之间的最小间隙大于等于25微米、且小于等于35微米。4.根据权利要求1所述的电路板，其特征在于，在堆叠芯片组的堆叠方向上，所述第一芯片的中心投影和所述第二芯片的中心投影重合。5.根据权利要求1所述的电路板，其特征在于，在堆叠芯片组的堆叠方向上，所述第一芯片的正投影面积与所述第二芯片的正投影面积之比大于等于0.9、且小于等...

【专利技术属性】
技术研发人员：王豪杰，徐峰，于树雷，
申请(专利权)人：北京小米移动软件有限公司，
类型：新型
国别省市：