【技术实现步骤摘要】
接合半导体结构及其制作方法
[0001]本专利技术涉及一种接合半导体结构及其制作方法，特别是涉及一种包含屏蔽结构的接合半导体结构及其制作方法。
技术介绍
[0002]3D IC是指利用晶片级接合与穿硅通孔(through silicon via,TSV)技术，将传统二维芯片转变成三维的立体堆叠芯片。由于3D IC能有效地利用空间并缩短电路传输的距离，提供极低电阻连接，因此已逐渐成为功率转换器、低噪声放大器、射频(RF)或毫米波(MMW)等元件的主流技术。然而，目前3D IC仍存在待改善的问题，例如堆叠芯片的散热和电磁屏蔽，以及操作时谐波失真(harmonic distortion)和信号串扰(cross
‑
talk)。如何进一步缩小3D IC的尺寸也为本领域持续研究的课题。
技术实现思路
[0003]本专利技术目的在于提供一种接合半导体结构及其制作方法，在相对于半导体层的绝缘层的一侧上设置屏蔽结构并且使屏蔽结构与半导体层的元件区在垂直方向上重叠。屏蔽结构可帮助元件区散热，还可对元件区提供电磁屏蔽效果。另外，本专利技术还提供一种包括镜像双晶体管的接合半导体结构，可实现良好的晶体管匹配，还可在缩减一半元件面积的情况下提供相同的电流量，由此实现更小的芯片外型规格(foam factor)并减少谐波失真和信号串扰问题。
[0004]根据本专利技术一实施例的接合半导体结构，其包括一第一元件晶片、一第二元件晶片，以及一第一屏蔽结构。更详细地说，该第一元件晶片包括一第一绝缘层、一第一元件层...
【技术保护点】
【技术特征摘要】
1.一种接合半导体结构，其特征在于，包括:第一元件晶片，包括:第一绝缘层；第一元件层，位于该第一绝缘层上，并且包括第一元件区以及设置在该第一元件区内的第一晶体管；以及第一接合层位于该第一元件层上；第二元件晶片，包括:第二绝缘层；第二元件层，位于该第二绝缘层的第一侧上，并且包括第二元件区以及设置在该第二元件区内的第二晶体管；以及第二接合层，位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上；以及第一屏蔽结构，位于该第二绝缘层相对于该第一侧的第二侧上，并且与该第二元件区在垂直方向上互相重叠。2.如权利要求1所述的接合半导体结构，另包括:第一通孔，穿过该第二绝缘层及部分该第二元件层并且电连接至该第二晶体管；以及第一导电结构，设置在该第二绝缘层的该第二侧上并且直接接触该第一通孔。3.如权利要求2所述的接合半导体结构，其中该第一屏蔽结构及该第一导电结构包括相同的金属材料。4.如权利要求2所述的接合半导体结构，另包括钝化层，位于该第二绝缘层的该第二侧上，完全覆盖该第一屏蔽结构并且显露出部分该第一导电结构。5.如权利要求1所述的接合半导体结构，其中该第一接合层包括第一接合介电层以及设置在该第一接合介电层中的多个第一接合垫，该第二接合层包括第二接合介电层以及设置在该第二接合介电层中的多个第二接合垫，其中该多个第一接合垫分别与该多个第二接合垫的其中一者电性接合。6.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构为电性隔离(electricallyisolated)的。7.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构包括筛状图案。8.如权利要求1所述的接合半导体结构，其中该第一屏蔽结构包括条状图案阵列。9.如权利要求1所述的接合半导体结构，其中该第一晶体管和该第二晶体管在垂直方向上对齐。10.如权利要求9所述的接合半导体结构，其中该第一晶体管和该第二晶体管沿着该第一接合层与该第二接合层之间的接合面互为镜像。11.如权利要求9所述的接合半导体结构，其中该第一晶体管的第一栅极区、第一源极区，以及第一漏极区分别与该第二晶体管的第二栅极区、第二源极区，以及第二漏极区在垂直方向上对齐并电连接。12.一种接合半导体结构，其特征在于，包括:第一元件晶片，包括:第一绝缘层；
第一元件层，位于该第一绝缘层上，并且包括第一元件区以及设置在该第一元件区内的第一晶体管；以及第一接合层，位于该第一元件层上；第二元件晶片，包括:第二绝缘层；第二元件层，位于该第二绝缘层的第一侧上，并且包括第二元件区以及设置在该第二元件区内的第二晶体管；以及第二接合层，位于该第二元件层上，其中该第二元件晶片通过将该第二接合层接合至该第一接合层而接合在该第一元件晶片上；第一屏蔽结构，位于该第二绝缘层相对于该第一侧的第二侧上，并且与该第二元件区在垂直方向上互相重叠；第四绝缘层，位于该第二绝缘层的该第二侧上并且覆盖...
【专利技术属性】
技术研发人员：马瑞吉，邢溯，夏姆珀斯萨拉蒂，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。