非易失性磁性随机存储器的通孔制备方法技术

本申请公开了一种STT

【技术实现步骤摘要】
非易失性磁性随机存储器的通孔制备方法


[0001]本申请涉及半导体器件
，更具体的说，涉及一种非易失性磁性随机存储器(Spin Transfer Torque Magnetic Random Access Memory，STT
‑
MRAM)的通孔制备方法。

技术介绍

[0002]非易失性磁性随机存储器是通过自旋电流实现信息写入的一种新型非易失性磁性随机存储器，是磁性随机存储器(Magnetoresistive Random Access Memory，MRAM)的第二代产品。STT
‑
MRAM的核心器件是磁性隧道结(Magnetic Tunnel Junction，MTJ)。
[0003]现有技术中，在制作STT
‑
MRAM时，为了避免MTJ侧壁刻蚀过程中导致的不良问题，需要增加刻蚀量，因此需要采用小孔径的通孔来连接MTJ及MOS漏极避免MTJ刻蚀时造成通孔中的金属暴露沾污。常规工艺采用高精度光刻设备以实现小孔径通孔，制作成本高，对设备要求也高。

技术实现思路

[0004]有鉴于此，本申请提供了一种非易失性磁性随机存储器的通孔制备方法，方案如下：
[0005]一种STT
‑
MRAM的通孔的制备方法，包括：
[0006]提供一晶圆；
[0007]在所述晶圆表面形成绝缘层，在所述绝缘层表面形成具有第一通孔的第一硬掩膜层；所述第一通孔露出所述绝缘层；
[0008]在所述第一通孔的侧壁形成第二硬掩膜层，以基于所述第一通孔形成第二通孔；
[0009]基于所述第二通孔形成露出所述晶圆的第三通孔；
[0010]基于所述第三通孔，形成电接触结构。
[0011]优选的，在上述通孔制备方法中，形成所述第二通孔的方法包括：
[0012]形成未图形化的第二硬掩膜层，所述第二硬掩膜层覆盖所述第一硬掩膜层背离所述晶圆的表面，且覆盖所述第一通孔的侧壁以及底部；
[0013]刻蚀所述第二硬掩膜层，去除所述述第一硬掩膜层背离所述晶圆的表面以及所述第一通孔底部的第二硬掩膜层，保留所述第一通孔侧壁的第二硬掩膜层。
[0014]优选的，在上述通孔制备方法中，所述晶圆包括金属电极层；所述金属电极层的表面形成有阻挡层；所述绝缘层位于所述阻挡层背离所述金属电极层的表面；
[0015]其中，所述第三通孔露出所述金属电极层，位于所述第三通孔内的所述电接触结构与所述金属电极层电连接。
[0016]优选的，在上述通孔制备方法中，所述电接触结构的形成方法包括：
[0017]形成掩埋层，所述掩埋层覆盖所述第一硬掩膜层背离所述晶圆的表面、所述第三通孔的侧壁以及底部；
[0018]形成填充金属层，所述填充金属层覆盖所述掩埋层；
[0019]研磨露出所述绝缘层；
[0020]其中，所述接触结构包括位于所述绝缘层背离所述晶圆的一侧表面至所述金属电极层之间的所述掩膜层以及所述填充金属层。
[0021]优选的，在上述通孔制备方法中，所述电接触结构的形成方法包括：
[0022]形成掩埋层，所述掩埋层覆盖所述第一硬掩膜层背离所述晶圆的表面、所述第三通孔的侧壁以及底部；
[0023]形成填充金属层，所述填充金属层覆盖所述掩埋层；
[0024]研磨露出所述第一硬掩膜层；
[0025]其中，所述接触结构包括位于所述第一硬掩膜层背离所述晶圆的一侧表面至所述金属电极层之间的所述掩膜层以及所述填充金属层。
[0026]优选的，在上述通孔制备方法中，所述阻挡层包括至少一层第一子层；所述阻挡层的材料包括氮化硅、掺氮氧化硅、掺碳氮化硅中的至少一种；所述阻挡层的厚度为
[0027]优选的，在上述通孔制备方法中，所述绝缘层包括至少一层第二子层；所述绝缘层为含硅的绝缘材料；所述绝缘层的厚度为
[0028]优选的，在上述通孔制备方法中，所述第一硬掩膜层包括至少一层第三子层；所述第一硬掩膜层的材料包括氮化硅、掺氮氧化硅、掺碳氮化硅、钽、钛、氮化钽、碳化钛中的至少一种；所述第一硬掩膜层的厚度为
[0029]优选的，在上述通孔制备方法中，所述第二硬掩膜层包括至少一层第四子层；所述第二硬掩膜层的材料包括氮化硅、掺氮氧化硅、掺碳氮化硅、钽、钛、氮化钽、碳化钛中的至少一种；所述第二硬掩膜层的厚度为
[0030]优选的，在上述通孔制备方法中，所述第一通孔与所述第二通孔的孔径差值不小于所述第二硬掩膜层厚度的两倍。
[0031]优选的，在上述通孔制备方法中，所述第一通孔的孔径为50nm
‑
120nm。
[0032]优选的，在上述通孔制备方法中，所述第二通孔的孔径为20nm
‑
80nm。
[0033]通过上述描述可知，本申请技术方案提供的STT
‑
MRAM的通孔制备方法包括：提供一晶圆，所述晶圆包括MOS驱动管；所述MOS驱动管的表面具有漏极；在所述漏极的金属层表面形成阻挡层；在所述阻挡层表面形成绝缘层；在所述绝缘层表面形成具有第一通孔的第一硬掩膜层；所述第一通孔露出所述绝缘层；在所述第一通孔的侧壁形成第二硬掩膜层，以基于所述第一通孔形成第二通孔；所述第二硬掩膜层露出所述第一硬掩膜层背离所述晶圆的表面以及所述绝缘层；基于所述第二通孔形成露出所述漏极的第三通孔；基于所述第三通孔，形成与所述漏极连接的接触结构；形成与所述接触结构连接的MTJ；在所述MTJ表面形成顶电极。本申请技术方案通过第二硬掩膜层能够将STT
‑
MRAM中通孔的孔径缩小，无需高精度光刻设备，降低了制作成本。
附图说明
[0034]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现
有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0035]本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。
[0036]图1a为一种大通孔STT
‑
MRAM的结构示意图；
[0037]图1b为一种小通孔STT
‑
MRAM的结构示意图；
[0038]图2
‑
图4为本申请实施例提供的一种通孔刻蚀方法的工艺流程图；
[0039]图5为常规通孔刻蚀方法的原理示意图；
[0040]图6
‑
图22为本申请实施例提供的一种STT
‑
MRAM的通孔制备方法的工艺流程图。...

【技术保护点】

【技术特征摘要】
1.一种STT
‑
MRAM的通孔制备方法，其特征在于，包括：提供一晶圆；在所述晶圆表面形成绝缘层，在所述绝缘层表面形成具有第一通孔的第一硬掩膜层；所述第一通孔露出所述绝缘层；在所述第一通孔的侧壁形成第二硬掩膜层，以基于所述第一通孔形成第二通孔；基于所述第二通孔形成露出所述晶圆的第三通孔；基于所述第三通孔，形成电接触结构。2.根据权利要求1所述的通孔制备方法，其特征在于，形成所述第二通孔的方法包括：形成未图形化的第二硬掩膜层，所述第二硬掩膜层覆盖所述第一硬掩膜层背离所述晶圆的表面，且覆盖所述第一通孔的侧壁以及底部；刻蚀所述第二硬掩膜层，去除所述述第一硬掩膜层背离所述晶圆的表面以及所述第一通孔底部的第二硬掩膜层，保留所述第一通孔侧壁的第二硬掩膜层。3.根据权利要求1所述的通孔制备方法，其特征在于，所述晶圆包括金属电极层；所述金属电极层的表面形成有阻挡层；所述绝缘层位于所述阻挡层背离所述金属电极层的表面；其中，所述第三通孔露出所述金属电极层，位于所述第三通孔内的所述电接触结构与所述金属电极层电连接。4.根据权利要求3所述的通孔制备方法，其特征在于，所述电接触结构的形成方法包括：形成掩埋层，所述掩埋层覆盖所述第一硬掩膜层背离所述晶圆的表面、所述第三通孔的侧壁以及底部；形成填充金属层，所述填充金属层覆盖所述掩埋层；研磨露出所述绝缘层；其中，所述接触结构包括位于所述绝缘层背离所述晶圆的一侧表面至所述金属电极层之间的所述掩膜层以及所述填充金属层。5.根据权利要求3所述的通孔制备方法，其特征在于，所述电接触结构的形成方法包括：形成掩埋层，所述掩埋层覆盖所述第一硬掩膜层背离所...

【专利技术属性】
技术研发人员：戴强，何世坤，钱沐琦，
申请(专利权)人：浙江驰拓科技有限公司，
类型：发明
国别省市：