帧同步并行扰码器和并行解扰器制造技术

一种用于同步数字系列传输系统的帧同步并行扰码器和并行解扰器，分别包括在一个时钟节拍同时产生并行的１６比特伪随机序列的反馈移位寄存器，该反馈移位寄存器由１６个Ｄ触发器组成的移位寄存器和１６个异或门组成的反馈网络构成，其中１６个Ｄ触发器Ｄ↓［１５］～Ｄ↓［０］的时钟端连接同一时钟信号；Ｄ↓［１５］～Ｄ↓［９］和Ｄ↓［２］的置位端，以及Ｄ↓［８］～Ｄ↓［３］与Ｄ↓［１］、Ｄ↓［０］的置零端分别连接帧同步脉冲，使该反馈移位寄存器Ｄ↓［１５］～Ｄ↓［０］在每帧开始时复位为：１１１１１１１００００００１００；并行扰码器的１６比特伪随机序列与１６位并行输入信号分别按位异或后，形成扰码后的信号输出。并行解扰器的１６比特伪随机序列与１６位并行扰码信号分别按位异或后实现解扰，形成１６位并行信号输出。该两个器件的电路结构简单，功耗小，工作可靠性高。

【技术实现步骤摘要】

【技术保护点】
一种用于同步数字系列传输系统的帧同步并行扰码器，包括在一个时钟节拍同时产生并行的１６比特伪随机序列的反馈移位寄存器；其特征在于：所述产生并行的１６比特伪随机序列的反馈移位寄存器是由１６个Ｄ触发器组成的移位寄存器和１６个异或门组成的反馈网络构成，所述１６比特伪随机序列与１６位并行输入信号分别按位异或后，形成扰码后的信号输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：张德慧，蒋林，曾泽沧，袁立行，
申请(专利权)人：西安邮电学院，
类型：发明
国别省市：87[中国|西安]