用于后端工艺应用的钌衬垫和帽盖物制造技术

描述了使用钌或掺杂钌衬垫和帽盖层的电子装置和形成电子装置的方法。具有钌层和钴层的衬垫形成在阻挡层上。导电填充物形成与第一导电线路接触的第二导电线路。导电线路接触的第二导电线路。导电线路接触的第二导电线路。

【技术实现步骤摘要】
【国外来华专利技术】用于后端工艺应用的钌衬垫和帽盖物


[0001]本公开内容的实施方式大体涉及形成电子装置中的互连的方法。更具体地，本公开内容的实施方式涉及使用含钌双层用于衬垫和帽盖的方法和电子装置。

技术介绍

[0002]半导体电路元件的微型化已经达到在商业规模上制造20nm和更小的特征尺寸的位点。随着临界尺寸持续在尺寸上减少，对于像是填充电路元件之间的间隙的处理步骤产生新的挑战。随着元件之间的宽度持续缩减，元件之间的间隙通常变得更高且更窄，使得间隙更难以填充且触点更难以变得稳固。
[0003]从20nm节点至3nm节点，钴(Co)衬垫和Co帽盖已经是增进铜(Cu)间隙填充和可靠性的主要材料。对于3nm加(3nm plus)节点和更进阶的节点，钴衬垫上的间隙填充已经显示出数种限制。
[0004]钌(Ru)衬垫上的铜回流已经显示出对于小结构的潜在扩展性。然而，存在使用钌的可靠性问题。例如，已经观察到互连的铜腐蚀造成减少的装置寿命。
[0005]因此，存在对于在电子装置中改善的互连形成的方法的需求。

技术实现思路

[0006]本公开内容的一个或多个实施方式涉及电子装置。第一导电线路沿着第一方向延伸。介电材料形成在第一导电线路上的基板表面上。介电材料具有顶表面，顶表面带有形成在介电材料的表面中的表面结构。表面结构具有侧壁和过孔(via)底部。过孔底部包括第一导电线路的顶表面。阻挡层形成在介电材料的顶表面和侧壁上。衬垫形成在阻挡层上。衬垫具有衬垫底表面，衬垫底表面与第一导电线路的顶表面间隔开一距离。导电填充物在表面结构内。导电填充物形成沿着第二方向延伸的第二导电线路且接触第一导电线路。
[0007]本公开内容的额外实施方式涉及形成电子装置的方法。钝化层形成在表面结构的过孔部分中，表面结构形成在介电材料中。钝化层形成在第一导电材料的表面上并且通过形成在侧壁上的阻挡层、表面结构的沟槽部分的底部和介电材料的顶部而与介电材料间隔开。第一导电材料沿着第一方向延伸。衬垫形成在阻挡层上。衬垫具有接触过孔部分中的钝化层的衬垫底表面。移除钝化层以留下与第一导电线路的顶表面间隔开一距离的衬垫的底表面。表面结构以导电填充物填充以形成过孔部分中的过孔和沟槽部分中的第二导电线路。第二导电线路沿着第二方向延伸。过孔接触过孔部分中的第一导电线路。帽盖层形成在导电填充物上。
附图说明
[0008]通过参照实施方式，其中一些实施方式绘示在附图中，可获得简要概述于上的本公开内容的更具体的说明，而可详细理解本公开内容的上述特征。然而，将注意到附图仅绘示本公开内容的典型实施方式且因而不当作限制本公开内容的范围，本公开内容可允许其
他等效实施方式。本文所述的实施方式作为实例而绘示且不限制于附图中的图示，在附图中类似符号指示类似元件。
[0009]图1显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
[0010]图2显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
[0011]图3A显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
[0012]图3B显示图3A的区域3的扩大视图；
[0013]图4A显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
[0014]图4B显示图4A的区域3的扩大视图；
[0015]图5A显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；
[0016]图5B显示图5A的区域3的扩大视图；
[0017]图6A显示根据本公开内容的一个或多个实施方式所形成的电子装置的局部剖视图；和
[0018]图6B显示图6A的区域6的扩大视图。
具体实施方式
[0019]在描述本公开内容的数个示例性实施方式之前，将理解到本公开内容不受限于接下来的说明中所阐述的架构或处理步骤的细节。本公开内容能够具有其他的实施方式且以各种方式实施或执行。
[0020]如在本说明书和随附权利要求书中所使用的，术语“基板”指称一表面或表面的一部分，在其上方实行处理。本领域的技术人员也将理解到提及基板也可仅指称基板的一部分，除非上下文清楚地指明并非如此。此外，提及在基板上的沉积可意指在裸基板和具有沉积或形成在其上方的一个或多个膜或特征的基板两者。
[0021]在此使用的“基板”指称任何基板或形成在基板上的材料表面，在制造处理期间在所述基板或材料表面上执行膜处理。例如，上方可执行处理的基板表面包括材料，诸如，硅、氧化硅、应变硅、绝缘体上硅(SOI)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石、和任何其他材料，诸如金属、金属氮化物、金属合金、和其他导电材料，取决于应用。基板不受限地包括半导体晶片。基板可暴露于预处理工艺以抛光、蚀刻、还原、氧化、烃基化、退火、UV固化、电子束固化和/或烘烤基板表面。除了直接在基板表面本身上的膜处理之外，在本公开内容中，披露的任何的膜处理步骤也可在形成在基板上的下方层之上执行，如在之后更详细说明的，并且术语“基板表面”意在包括如上下文所指示的此种下方层。因此，例如，当膜/层或部分膜/层已沉积在基板表面上时，新沉积的膜/层的暴露表面成为基板表面。
[0022]至少因为可靠性、线电阻Rs、铜腐蚀、化学机械平面化(CMP)和其他集成问题，作为衬垫的钌(Ru)之前不能用于N3(3nm节点)。某些实施方式使用钌于N2节点，任选地使用Ru
(掺杂Ru、无底部Ru)衬垫和/或Ru(掺杂Ru)帽盖以减缓处理集成问题。某些实施方式使用无底部钌衬垫以避免铜腐蚀和降低过孔电阻。某些实施方式的无底部衬垫通过在铜表面上方的介电表面上选择性沉积钌而沉积。
[0023]本公开内容的一个或多个实施方式允许以钌取代钴作为进阶节点应用中的衬垫和帽盖层。某些实施方式解决限制来自较大节点装置的钌应用的可靠性问题。本公开内容的某些实施方式提供总体集成方案以使得钌能够作为用于间隙填充扩充性的衬垫、以使得钌能够作为用于可靠性的帽盖层、降低过孔接触电阻(Rc)、和/或防止或减缓铜腐蚀。
[0024]某些实施方式的钌衬垫或经掺杂钌衬垫扩展物理气相沉积(PVD)铜回流作为间隙填充解决方案以用于进阶节点。某些实施方式提供钌或经掺杂钌帽盖以改善装置可靠性。某些实施方式并入表面活性剂(surfactant)辅助钌处理以完成在结构的底部上没有钌的装置，以防止腐蚀和改善过孔电阻。
[0025]图1至图6B绘示在根据本公开内容的一个或多个实施方式的方法的不同阶段期间的电子装置100。使用在图示中的各种填充图案用以易于辨别多个部件且不应被解释为指称任何特定材料。
[0026]参照图1，第一导电线路120形成在基板110上且沿着第一方向延伸。第一方向也可称为X轴方向。例如，某些实施方式的第一导电线路120具有沿着X轴方向的长度、沿着Y轴方向的宽度和沿着Z轴方向而测量的厚度。图示显示出X
‑
Z平面，Y轴垂直于图示的页面延伸。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子装置，包括：第一导电线路，所述第一导电线路沿着第一方向延伸；介电材料，所述介电材料形成在所述第一导电线路上的基板表面上，所述介电材料具有顶表面，所述顶表面具有形成在所述介电材料的表面中的表面结构，所述表面结构具有多个侧壁和过孔底部，所述过孔底部包括所述第一导电线路的顶表面；阻挡层，所述阻挡层形成在所述介电材料的所述顶表面和所述侧壁上；衬垫，所述衬垫形成在所述阻挡层上，所述衬垫具有衬垫底表面，所述衬垫底表面与所述第一导电线路的所述顶表面间隔一距离；和导电填充物，所述导电填充物在所述表面结构内，所述导电填充物形成第二导电线路，所述第二导电线路沿着第二方向延伸，所述导电填充物接触所述第一导电线路。2.如权利要求1所述的电子装置，其中所述衬垫包括钌层和钴层，所述钌层接触所述阻挡层，所述钴层在所述钌层的与所述阻挡层相对的一侧上。3.如权利要求2所述的电子装置，其中所述衬垫具有在至范围内的总厚度。4.如权利要求2所述的电子装置，其中所述钌层具有在至范围内的厚度，并且所述钴层具有在至范围内的厚度。5.如权利要求2所述的电子装置，其中所述钌层与所述钴层具有在0.95：1至1∶0.95范围内的厚度比例。6.如权利要求2所述的电子装置，其中所述介电材料中的所述表面结构包括沟槽部分和过孔部分，所述沟槽部分具有沟槽底部并且所述过孔部分具有所述过孔底部。7.如权利要求6所述的电子装置，其中所述阻挡层形成在所述沟槽底部上。8.如权利要求7所述的电子装置，其中所述阻挡层是共形层。9.如权利要求8所述的电子装置，其中所述第二导电线路在所述表面结构的所述过孔部分的所述过孔底部处直接接触所述第一导电线路。10.如权利要求2所述的电子装置，其中所述衬垫不接触所述第一导电线路，使得在所述第一导电线路的所述顶表面与所述衬垫的底部边缘之间有着一间隙。11.如权利要求2所述的电子装置，其中电迁移失效时间(在50％水平)大于没有包括钌层和钴层的所述衬垫的...

【专利技术属性】
技术研发人员：许文静，陈枫，河泰泓，唐先敏，陈璐，吴智远，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：