扩展存储器通信制造技术

本发明专利技术描述与用于执行扩展存储器操作的扩展存储器通信子系统相关的系统、设备及方法。实例方法可包含在耦合于主机装置与非易失性存储器装置之间的处理单元处接收指示对写入到所述非易失性存储器装置或从所述非易失性存储器装置读取的数据执行的多个操作的信令。所述方法可进一步包含在所述处理单元处响应于所述信令而执行所述多个操作中的至少一个操作。所述方法可进一步包含存取所述非易失性存储器装置中的存储器阵列的部分。所述方法可进一步包含传输指示对写入到所述非易失性存储器装置或从所述非易失性存储器装置读取的所述数据执行所述多个操作中的一或多个额外操作的命令的额外信令。外操作的命令的额外信令。外操作的命令的额外信令。

【技术实现步骤摘要】
【国外来华专利技术】扩展存储器通信


[0001]本公开大体上涉及半导体存储器及方法，且更特定来说，涉及用于扩展存储器通信的设备、系统及方法。

技术介绍

[0002]存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据(例如主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在不供电时保持所存储的数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
[0003]存储器装置可经耦合到主机(例如主机计算装置)以存储数据、命令及/或指令以在计算机或电子系统在操作时供主机使用。举例来说，数据、命令及/或指令可在计算或其它电子系统的操作期间在主机与存储器装置之间传送。
附图说明
[0004]图1是根据本公开的数个实施例的呈包含包括第一多个通信子系统、第二多个通信子系统的设备及多个存储器装置的计算系统的形式的功能框图。
[0005]图2是根据本公开的数个实施例的呈包含包括第一多个通信子系统、第二多个通信子系统的设备及多个存储器装置的计算系统的形式的又一功能框图。
[0006]图3是根据本公开的数个实施例的呈包含包括第一多个通信子系统、第二多个通信子系统的设备及多个存储器装置的计算系统的形式的又一功能框图。
[0007]图4是根据本公开的数个实施例的呈包含包括第一多个通信子系统、第二多个通信子系统的设备及多个存储器装置的计算系统的形式的又一功能框图。
[0008]图5是根据本公开的数个实施例的呈包含数个端口的计算核心的设备的形式的功能框图。
[0009]图6是表示根据本公开的数个实施例的对应于扩展存储器通信的实例方法的流程图。
具体实施方式
[0010]描述与用于执行扩展存储器操作的扩展存储器通信子系统相关的系统、设备及方法。实例方法可包含在耦合于主机装置与非易失性存储器装置之间的处理单元处接收指示对写入到非易失性存储器装置或从非易失性存储器装置接收的数据执行的多个操作的信令。方法可进一步包含在处理单元处响应于信令而执行多个操作中的至少一个操作。方法
可进一步包含存取非易失性存储器装置中的存储器阵列的部分。方法可进一步包含传输指示对写入到非易失性存储器装置或从非易失性存储器装置读取的数据执行多个操作中的一或多个额外操作的命令的额外信令。
[0011]扩展存储器通信可包含跨扩展存储器提供信号及/或命令。扩展存储器接口可传送执行由单个地址及操作数指定的操作的指令且可由包含处理单元及存储器资源的计算装置执行。计算装置可在无需接收介入命令的情况下对流式传输通过计算装置的数据执行扩展存储器操作。扩展存储器操作可包含其中排序、重新排序、移除或丢弃数据的操作、逗号分隔值解析操作或两者。在实例中，计算装置经配置以接收执行包括使用计算装置的处理单元对数据执行操作的操作的命令及确定对应于操作的操作数存储于存储器资源中。计算装置可使用存储于存储器资源中的操作数进一步执行操作。
[0012]计算装置可通过向数个硬件加速器发送执行操作的指令及/或命令来执行硬件加速。在一些实例中，操作的部分可发送到第一硬件加速器，且操作的第二部分可发送到第二硬件加速器。在一些实例中，操作可发送到硬件加速器用于完成，且硬件加速器可将操作的部分发送到额外硬件加速器以完成操作的部分。依此方式，来自多于一个硬件加速器的结果可发送到计算装置以组合结果，或主硬件加速器可组合结果且将完成结果发送到计算装置。
[0013]硬件加速可经实施于计算系统中以依比使用计算系统的中央处理单元(CPU)执行任务及/或功能更高效(例如更快、更准确、更高质量等)的方式执行某些任务及/或功能。举例来说，通过提供经配置以执行原本可使用计算系统的CPU执行的特定任务及/或功能的专用硬件(例如硬件加速器或硬件加速单元)，某些任务及/或功能可依比其中CPU负责执行此类任务及/或功能的方法更高效的方式进行处理。此可进一步允许原本可由CPU消耗的处理资源释放，借此进一步改进计算系统的性能。
[0014]硬件加速器的一些实例包含声音处理单元(例如声卡)、图形处理单元(GPU或“显卡”)、数字信号处理单元、模拟信号处理单元、计算机联网处理单元(例如芯片上网络、TCP卸载引擎、I/O加速处理单元等)、密码处理单元(例如密码加速器单元，其可提供基于硬件的加密及/或解密)、人工智能处理单元(例如视觉处理单元、神经网络处理单元等)、张量处理单元、物理物理单元、正则表达式处理单元及/或数据压缩加速单元等。硬件加速器可经提供为呈场可编程门阵列(FPGA)、专用集成电路(ASIC)及/或复杂可编程逻辑装置、单芯片系统等形式的计算机硬件。应了解，硬件加速器的以上列举实例及计算机硬件的特别列举实例既不是限制性也不是详尽性的，且可在本公开的范围内考虑其它硬件加速器及/或计算机硬件。
[0015]在一些方法中，硬件加速器可在计算系统中部署为离散组件，其执行可经部署于计算系统内的其它硬件加速器不可见的指定任务及/或功能。举例来说，在一些方法中，硬件加速器可在不知道部署于计算系统内的其它硬件加速器的情况下操作。此外，在一些方法中，硬件加速器可专用于执行一组有限特定任务及/或功能。举例来说，声音处理单元可经提供于计算系统中以仅用于对与计算系统的听觉回放相关的信号执行硬件加速。作为另一实例，GPU可经提供于计算系统中以仅用于对与计算系统的视觉显示相关的信号执行硬件加速。
[0016]如下文描述，计算装置可为能够支持全功能操作系统(例如Linux)的RISC
‑
V应用
程序处理器核心。此特定核心可结合例如物联网(IoT)节点及网关、存储装置及/或网络的应用来使用。核心可经耦合到数个端口，例如存储器端口、系统端口、外围端口及/或前端口。作为实例，存储器端口可与存储器装置通信，系统端口可与芯片上加速器通信，外围端口可与芯片外串行端口通信，及/或前端口可与主机接口通信，如下文将结合图4进一步描述。
[0017]依此方式，第一通信子系统可用于引导来自特定端口(例如计算装置的存储器端口)的数据通过第一通信子系统(例如选择所述特定存储器端口的多路复用器)且传送其通过第二通信子系统(例如接口，例如AXI互连接口)到存储器控制器，存储器控制器将数据传送到存储器装置(例如DDR存储器、三维(3
‑
D)交叉点存储器、NAND存储器等)。在实例中，AXI互连接口可符合来自的AXI版本4规格，包含AXI4
‑
Lite控制寄存器接口子集。
[0018]如本文中使用，“扩展存储器操作本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：在耦合于主机装置与非易失性存储器装置之间的处理单元处接收指示对写入到所述非易失性存储器装置或从所述非易失性存储器装置读取的数据执行的多个操作的信令；在所述处理单元处响应于所述信令而执行所述多个操作中的至少一个操作；经由所述处理单元或非易失性存储器装置处的控制器存取所述非易失性存储器装置中的存储器阵列的部分；及向硬件加速器传输指示对写入到所述非易失性存储器装置或从所述非易失性存储器装置读取的所述数据执行所述多个操作中的一或多个额外操作的命令的额外信令。2.根据权利要求1所述的方法，其中存取所述非易失性存储器装置的所述部分包括存取相变存储器单元或电阻性随机存取存储器(ReRAM)单元或两者的阵列。3.根据权利要求1所述的方法，其中执行所述多个操作中的所述至少一者进一步包括执行其中排序、重新排序、移除或丢弃数据的操作、或逗号分隔值解析操作或其任何组合。4.根据权利要求1到3中任一权利要求所述的方法，其中存取数据的所述部分包括从所述非易失性存储器装置的所述部分读取数据或将数据写入到所述非易失性存储器装置的所述部分或两者。5.根据权利要求1到3中任一权利要求所述的方法，其中向所述硬件加速器传输指示执行所述一或多个额外操作的所述命令的所述额外信令进一步包括传输指示由所述硬件加速器执行所述一或多个额外操作的所述命令的第一部分的额外信令。6.根据权利要求5所述的方法，其进一步包括传输指示由额外硬件加速器执行所述一或多个额外操作的所述命令的第二部分的另一额外信令。7.根据权利要求1到3中任一权利要求所述的方法，其进一步包括确定所述非易失性存储器装置的部分以存储由执行所述至少一个操作产生的输出数据。8.根据权利要求1所述的方法，其进一步包括从所述硬件加速器接收指示所述至少一个操作已被执行的响应。9.根据权利要求8所述的方法，其进一步包括向主机发送指示所述至少一个操作已被执行的响应。10.一种方法，其包括：在硬件加速器处且从计算装置接收指示对写入到非易失性存储器装置或从非易失性存储器装置读取的数据执行的操作的信令，其中所述信令指示：所述非易失性存储器装置中的位置；及由所述硬件加速器执行的所述操作；存取所述位置中的数据；由所述硬件加速器对所述数据执行所述操作；及向所述计算装置发送所述操作已被执行的指示。11.根据权利要求10所述的方法，其中指示所述操作的所述信令包括与由所述计算装置将数据大小从第一大小减小到第二大小相关联的信令。12.根据权利要求11所述的方法，其进一步包括将额外信令从所述硬件加速器发送到额外硬件加速器，所述信令指示执行所述操作的部分...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：