一种减小芯片尺寸的封装结构制造技术

本申请涉及一种减小芯片尺寸的封装结构，其包括晶圆，所述晶圆上设置有钝化层和与晶圆电连接的焊盘，所述钝化层设置有第一开口，以供焊盘露出；再布线层，所述再布线层设置于钝化层远离晶圆的一侧，所述再布线层的一端延伸至第一开口内与焊盘电连接；以及金属凸点，所述金属凸点设置于再布线层远离焊盘的一端且与再布线层电连接，所述金属凸点呈四分之一圆柱型设置，所述金属凸点靠近晶圆边界的侧壁和晶圆的边界平行且位于晶圆的边界角处。改善了现有的封装方式限制了尺寸往更小的方向发展的问题，本申请具有芯片尺寸有效缩小，提高了晶圆的封装效率的效果。晶圆的封装效率的效果。晶圆的封装效率的效果。

【技术实现步骤摘要】
一种减小芯片尺寸的封装结构


[0001]本申请涉及半导体封装的领域，尤其是涉及一种减小芯片尺寸的封装结构。

技术介绍

[0002]晶圆级封装属于“晶圆封装后再切割”的方式，采用了集成电路芯片制造厂中的晶圆作业模式，即在整片晶圆上完成封装后再切割，一次性得到大量成品芯片。
[0003]晶圆凸点技术是晶圆级封装的关键技术之一。倒装即是通过晶圆级封装的凸点工艺在芯片的电气层表面形成一层呈阵列排布的金属凸点，然后将金属凸点直接与基板连接，形成电气互联。随着产品短、小、轻、薄化的趋势，金属凸块越做越小。
[0004]针对上述中的相关技术，专利技术人认为现有的封装方式限制了尺寸往更小的方向发展，使得一个尺寸的晶圆上产出的芯片较少，封装效率不高。

技术实现思路

[0005]为了改善现有的封装方式限制了尺寸往更小的方向发展的问题，本申请提供一种减小芯片尺寸的封装结构。
[0006]本申请提供的一种减小芯片尺寸的封装结构采用如下的技术方案：
[0007]一种减小芯片尺寸的封装结构，包括：
[0008]晶圆，所述晶圆上设置有钝化层和与晶圆电连接的焊盘，所述钝化层设置有第一开口，以供焊盘露出；
[0009]再布线层，所述再布线层设置于钝化层远离晶圆的一侧，所述再布线层的一端延伸至第一开口内与焊盘电连接；以及
[0010]金属凸点，所述金属凸点设置于再布线层远离焊盘的一端且与再布线层电连接，所述金属凸点呈四分之一圆柱型设置，所述金属凸点靠近晶圆边界的侧壁和晶圆的边界平行且位于晶圆的边界角处。
[0011]通过采用上述技术方案，通过在不影响金属凸点性能的情况下，尽可能将金属凸点的局部进行切割，最终金属凸点位于晶圆的四个边界角或者边界线上，在保证原有芯片功能不变的情况下，芯片尺寸有效缩小，提高了晶圆的封装效率。
[0012]可选的，所述焊盘靠近晶圆边界的侧壁和晶圆边界的距离大于等于和焊盘连接的金属凸点靠近同一晶圆边界的侧壁和晶圆边界的距离，所述焊盘的横截面和金属凸点的圆弧中心轴在竖直方向上均落入晶圆的横截面内。
[0013]通过采用上述技术方案，在能够不影响金属凸点的圆弧中心轴在晶圆上的情况下，尽可能将晶圆尺寸缩小至焊盘的边界线上，进一步使得晶圆的尺寸减小，提高了晶圆的封装效率。
[0014]可选的，所述钝化层远离晶圆的一侧设置有第一介质层，所述第一介质层上设有第二开口，所述第二开口和第一开口处于同一轴线上，以供焊盘露出。
[0015]通过采用上述技术方案，第一介质层的存在，使得在上方电镀再布线层时不易造
成钝化层的损伤，提高了晶圆的完整性；且电镀再布线层时，再布线层不易和钝化层电连接而将芯片上的电路短路，提高了再布线层的可靠性。
[0016]可选的，所述第一介质层远离钝化层的一侧设置有第二介质层，所述第二介质层包覆于再布线层，所述第二介质层上设置有第三开口，以露出再布线层远离焊盘的一端。
[0017]通过采用上述技术方案，第二介质层的设置，在电镀金属凸点时对下方的再布线层进行保护，提高了芯片的封装效率；另一方面，对金属凸点和再布线层的连接处进行定位，提高了金属凸点的电镀效率和准确性。
[0018]可选的，所述晶圆远离钝化层的一侧设置有背膜层。
[0019]通过采用上述技术方案，背膜层的设置，对晶圆进行保护，使得晶圆在切割过程中不易损伤，提高了晶圆产出的效率和完整性。
[0020]可选的，所述第一介质层上设置有延伸至第二开口内的第一种子层，所述第一种子层的一侧和再布线层贴合，所述第一种子层的另一侧和第一介质层以及焊盘贴合。
[0021]通过采用上述技术方案，第一种子层的设置，使得用户不仅仅可以在第一开口内电镀再布线层，也可以在第一介质层上电镀再布线层，使得再布线层按照需求可以延伸至指定位置，提高了再布线层的电镀效率。
[0022]可选的，所述第二介质层远离第一介质层的一侧设置有延伸至第三开口内的第二种子层，所述第二种子层的一侧和金属凸点贴合，所述第二种子层的另一侧和第二介质层以及再布线层贴合。
[0023]通过采用上述技术方案，第二种子层的设置，使得用户不仅仅可以在第三开口内电镀金属凸点，也可以在第二介质层上电镀金属凸点，使得金属凸点形成较为均匀，提高了金属凸点的电镀效率。
[0024]可选的，所述第二介质层的侧壁上设置有缺口。
[0025]通过采用上述技术方案，缺口的设置，指示切割刀的切割位置，增大了切割刀在刚开始切割时的对准区域，引导七个槽沿着缺口的倾斜方向切割出准确的尺寸，提高了切割效率。
[0026]可选的，所述第二开口的横截面积从靠近焊盘的一侧至远离焊盘的一侧逐渐增大，所述第三开口的横截面积从靠近再布线层的一侧至远离再布线层的一侧逐渐增大。
[0027]通过采用上述技术方案，第二开口和第三开口的开口逐渐增大，使得电镀过程中电镀的金属液沿第二开口和第三开口侧壁的斜面方向流入第二开口和第三开口内，提高了电镀效率；另一方面在不影响连接的情况下减少填充于第二开口和第三开口内的体积，减少了材料成本和电镀时间。
[0028]可选的，所述第三开口靠近金属凸点的横截面尺寸小于金属凸点伸出第三开口的部分的横截面尺寸，所述金属凸点的横截面在竖直方向上包覆第三开口的横截面。
[0029]通过采用上述技术方案，第三开口尺寸小于金属凸点的横截面且位于横截面内，保证金属凸点和再布线层的电接触面积最大，提高了金属凸点和再布线层电连接效率。
[0030]综上所述，本申请包括以下至少一种有益技术效果：
[0031]1.将金属凸点的局部进行切割，芯片尺寸有效缩小，提高了晶圆的封装效率；
[0032]2.第一介质层的存在，再布线层不易和钝化层电连接而将芯片上的电路短路，提高了再布线层的可靠性；
[0033]3.第二开口和第三开口的开口逐渐增大，在不影响连接的情况下减少填充于第二开口和第三开口内的体积，减少了材料成本和电镀时间。
附图说明
[0034]图1是本申请实施例中的一种减小芯片尺寸的封装结构的剖面图。
[0035]图2是本申请实施例中的一种减小芯片尺寸的封装结构的俯视图。
[0036]附图标记说明：1、晶圆；11、焊盘；12、钝化层；121、第一开口；13、背膜层；2、第一介质层；21、第二开口；3、第一种子层；4、再布线层；5、第二介质层；51、第三开口；52、缺口；6、第二种子层；7、金属凸点。
具体实施方式
[0037]以下结合附图1
‑
2对本申请作进一步详细说明。
[0038]本申请实施例公开一种减小芯片尺寸的封装结构。参照图1，减小芯片尺寸的封装结构包括晶圆1、第一介质层2、第一种子层3、再布线层4、第二介质层5、第二种子层6和金属凸点7。
[0039]参照图1，晶圆1的一侧具有焊盘11，以方便在晶圆1上进行电镀。晶圆1上位于焊盘11的同一侧具有钝本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种减小芯片尺寸的封装结构，其特征在于，包括：晶圆（1），所述晶圆（1）上设置有钝化层（12）和与晶圆（1）电连接的焊盘（11），所述钝化层（12）设置有第一开口（121），以供焊盘（11）露出；再布线层（4），所述再布线层（4）设置于钝化层（12）远离晶圆（1）的一侧，所述再布线层（4）的一端延伸至第一开口（121）内与焊盘（11）电连接；以及金属凸点（7），所述金属凸点（7）设置于再布线层（4）远离焊盘（11）的一端且与再布线层（4）电连接，所述金属凸点（7）呈四分之一圆柱型设置，所述金属凸点（7）靠近晶圆（1）边界的侧壁和晶圆（1）的边界平行且位于晶圆（1）的边界角处。2.根据权利要求1所述的一种减小芯片尺寸的封装结构，其特征在于：所述焊盘（11）靠近晶圆（1）边界的侧壁和晶圆（1）边界的距离大于等于和焊盘（11）连接的金属凸点（7）靠近同一晶圆（1）边界的侧壁和晶圆（1）边界的距离，所述焊盘（11）的横截面和金属凸点（7）的圆弧中心轴在竖直方向上均落入晶圆（1）的横截面内。3.根据权利要求1所述的一种减小芯片尺寸的封装结构，其特征在于：所述钝化层（12）远离晶圆（1）的一侧设置有第一介质层（2），所述第一介质层（2）上设有第二开口（21），所述第二开口（21）和第一开口（121）处于同一轴线上，以供焊盘（11）露出。4.根据权利要求3所述的一种减小芯片尺寸的封装结构，其特征在于：所述第一介质层（2）远离钝化层（12）的一侧设置有第二介质层（5），所述第二介质层（5）包覆于再布线层（4），所述第二介质层（5...

【专利技术属性】
技术研发人员：彭祎，方梁洪，任超，严晨虎，
申请(专利权)人：宁波芯健半导体有限公司，
类型：新型
国别省市：