一种射频芯片系统级封装方法及射频芯片系统级封装结构技术方案

本发明专利技术涉及半导体技术领域，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构，该方法包括：提供基板，基板包括多个第一预设区域和多个第二预设区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：芯片和位于芯片有源面的第一垂直互联结构，部分芯片的高度不同，对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行再布线，进而确保芯片的背金接地需求。金接地需求。金接地需求。

【技术实现步骤摘要】
一种射频芯片系统级封装方法及射频芯片系统级封装结构


[0001]本专利技术涉及半导体
，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构。

技术介绍

[0002]在射频前端的系统级封装中存在不同高度和类型的芯片，目前采用的先进封装手段是将芯片有源面对准于同一水平面，芯片主体部分进行塑封固化，在有源面进行再布线，但是，采用这样的手段，无法满足不同高度的射频芯片的背金接地和散热要求。
[0003]因此，如何针对不同高度的芯片进行封装，以满足芯片的背金接地和散热要求，是目前亟待解决的技术问题。

技术实现思路

[0004]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的射频芯片系统级封装方法及射频芯片系统级封装方法。
[0005]第一方面，本专利技术提供了一种射频芯片系统级封装方法，包括：提供基板，所述基板包括多个第一预设区域和多个第二预设区域，所述第一预设区域和所述第二预设区域为不同的区域；在所述基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于所述芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的所述第一垂直互联结构的高度也不同；在所述基板的每个第二预设区域形成第二垂直互联结构；在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在所述塑封层上进行再布线，形成与所述第一垂直互联结构、所述第二垂直互联结构连接的布线层。
[0006]进一步地，在所述基板的每个第一预设区域组装对应的芯片连接结构之前，还包括：在每个芯片上形成所述第一垂直互联结构，经过切割分离，得到多个芯片连接结构，包括：在同一高度芯片的芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构，所述第一垂直互联结构与所述有源面上的第一焊盘连接；对同一高度芯片的芯片排版结构进行切割分离，得到单颗目标高度的芯片连接结构，获得多个芯片连接结构。
[0007]进一步地，所述在同一高度芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构之后，还包括：在所述第一垂直互联结构上形成有机膜；
将所述有机膜、所述第一垂直互联结构以及芯片之间抽真空，形成保护空腔。
[0008]进一步地，在将所述有机膜与所述第一垂直互联结构之间抽真空，形成保护空腔之后，还包括：在所述有机膜上形成填充层，并对所述填充层进行平坦化处理。
[0009]进一步地，在所述基板的每个第一预设区域组装对应的芯片连接结构，包括：在所述基板上的每个第一预设区域形成对应的缓冲层；将所述对应的芯片连接结构的芯片端组装在相应的缓冲层上。
[0010]进一步地，在所述基板的每个第二预设区域形成第二垂直互联结构，包括：当封装中存在需要屏蔽的芯片时，所述第二预设区域位于所述芯片四周，在所述基板上的所述芯片四周形成所述第二垂直互联结构。
[0011]进一步地，在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层之后，还包括：对所述塑封层进行研磨，露出所述第一垂直互联结构、第二垂直互联结构。
[0012]进一步地，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：在所述布线层上形成阻焊层，并露出所述布线层的第二焊盘；在所述第二焊盘上植球，得到焊球。
[0013]进一步地，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：从所述布线层上划分出目标区域并进行切割，得到目标模块。
[0014]第二方面，本专利技术还提供了一种射频芯片系统级封装结构，包括：基板；位于所述基板上的多个芯片连接结构，每个芯片连接结构包括位于底层的芯片和位于所述芯片的有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的第一垂直互联结构的高度也不同；位于所述基板上的第二垂直互联结构；位于所述基板上覆盖所述第一垂直互联结构、第二垂直互联结构的塑封层；位于所述塑封层上的布线层，所述布线层连接所述第一垂直互联结构、第二垂直互联结构。
[0015]本专利技术实施例中的一个或多个技术方案，至少具有如下技术效果或优点：本专利技术提供了一种射频芯片系统级封装方法，包括：提供基板，该基板包括多个第一预设区域和多个第二预设区域，第一预设区域和第二预设区域为不同的区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，部分芯片对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行工艺处理的方式，进而确保芯片的背金接地需求。
附图说明
[0016]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：图1示出了本专利技术实施例中射频芯片系统级封装方法的步骤流程示意图；图2示出了本专利技术实施例中基板的结构示意图；图3示出了本专利技术实施例中同一高度芯片的芯片排版结构示意图；图4示出了本专利技术实施例中在形成保护空腔之前的示意图；图5示出了本专利技术实施例中形成保护空腔之后的示意图；图6示出了本专利技术实施例中在有机膜上形成填充层的示意图；图7示出了本专利技术实施例中对同一高度芯片的芯片排版结构切割出单颗目标高度芯片连接结构的示意图；图8示出了本专利技术实施例中组装芯片连接结构和第二垂直互联结构的示意图；图9示出了本专利技术实施例中形成塑封层的示意图；图10示出了本专利技术实施例中对塑封层进行研磨的示意图；图11示出了本专利技术实施例中在射频芯片系统级封装结构的示意图。
[0017]图中标号：201
‑
第一预设区域，202
‑
第二预设区域，01
‑
芯片，02
‑
第一垂直互联结构，03
‑
有机膜，04
‑
填充层，05
‑
基板，06
‑
第二垂直互联结构，07
‑
缓冲层，08
‑
塑封层，09
‑
阻焊层，12
‑
布线层，13
‑
焊球，0101
‑
钝化层，0103
‑
第一焊盘。
具体实施方式
[0018]下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种射频芯片系统级封装方法，其特征在于，包括：提供基板，所述基板包括多个第一预设区域和多个第二预设区域，所述第一预设区域和所述第二预设区域为不同的区域；在所述基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于所述芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的所述第一垂直互联结构的高度也不同；在所述基板的每个第二预设区域形成第二垂直互联结构；在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在所述塑封层上进行再布线，形成与所述第一垂直互联结构、所述第二垂直互联结构连接的布线层。2.如权利要求1所述的方法，其特征在于，在所述基板的每个第一预设区域组装对应的芯片连接结构之前，还包括：在每个芯片上形成所述第一垂直互联结构，经过切割分离，得到多个芯片连接结构，包括：在同一高度芯片的芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构，所述第一垂直互联结构与所述有源面上的第一焊盘连接；对同一高度芯片的芯片排版结构进行切割分离，得到单颗目标高度的芯片连接结构，获得多个芯片连接结构。3.如权利要求2所述的方法，其特征在于，所述在同一高度芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构之后，还包括：在所述第一垂直互联结构上形成有机膜；将所述有机膜、所述第一垂直互联结构以及芯片之间抽真空，形成保护空腔。4.如权利要求3所述的方法，其特征在于，在将所述有机膜与所述第一垂直互联结构之间抽真空，形成保护空腔之后，还包括：在所述有机膜上形成填充层，并对所述填充层进行平坦化处理。5.如权利要求1所述的方法，其特...

【专利技术属性】
技术研发人员：石先玉，孙瑜，万里兮，吴昊，
申请(专利权)人：成都万应微电子有限公司，
类型：发明
国别省市：