一种超薄三维堆叠扇出型封装结构及其制造方法技术

本发明专利技术公开了一种超薄三维堆叠扇出型封装结构及其制造方法；该封装结构包括：承载片，其中贯穿有第一导电柱；第一芯片或包含有第一芯片的第一半封装单元，与第一导电柱电性连接；第一塑封层，包裹第一芯片或第一半封装单元；保护膜层，覆盖在第一塑封层的表面和第一芯片的背面上；上金属布线层，与第一导电柱电连接，且其上还连接有第二导电柱；第二芯片或包含有第二芯片的第一半封装单元，与上金属布线层电连接；第二塑封层，包裹第二导电柱以及第二芯片或第二半封装单元；电性导出结构，与第二导电柱电连接。该封装结构及制造方法通过导电柱实现第一芯片和第二芯片的三维堆叠，并形成一种超薄集成结构，能够同时满足多芯片及超薄封装要求。超薄封装要求。超薄封装要求。

【技术实现步骤摘要】
一种超薄三维堆叠扇出型封装结构及其制造方法


[0001]本专利技术涉及半导体芯片封装
，特别涉及一种超薄三维堆叠扇出型封装结构及其制造方法。

技术介绍

[0002]随着移动消费性电子产品对可携式及多功能要求的日益严格，多功能、高效能、薄型化以及低制造成本逐渐成为终端产品及行业厂商智能化的发展要求。多芯片集成封装结构能有效减轻芯片互连所带来的延迟问题，当减小芯片面积时，能通过短的垂直互连方式来取代在二维结构中所需要的大量长的互连，这将极大地提高逻辑电路的特性。同时，伴随着当下电子产品功能越来越丰富，扇入型封装结构I/O数量已无法满足产品需求，扇出型封装结构的出现极大地增加了封装体的I/O数量，契合了芯片多功能化的发展方向。扇出型封装，具有芯片单元稳定，集成度高，可靠性强，机械保护好，封装面积更大，性价比更高等优点，已经成为当前IC芯片封装的主流技术。
[0003]为了实现封装器件多功能、薄型化、高I/O数量、低成本等要求，三维堆叠扇出型封装技术目前一直是封装行业研究较多的封装工艺。三维堆叠扇出型封装结构是一种可以容纳更多I/O数、整合更多异质芯片达到封装小型化需求，且能够有效降低生产成本，提高生产效率，最终应用于消费性、高速运算和专业性电子产品等应用的封装结构。
[0004]但是，现有的三维堆叠扇出型封装结构不能同时满足整合多个芯片以及超薄封装的要求。

技术实现思路

[0005]为解决上述技术问题，本专利技术的目的在于提供一种超薄三维堆叠扇出型封装结构及其制造方法。该封装结构及制造方法通过导电柱实现第一芯片和第二芯片的三维堆叠，并形成一种超薄集成结构，能够同时满足多芯片及超薄封装要求。
[0006]为实现上述技术目的，达到上述技术效果，本专利技术通过以下技术方案实现：
[0007]一种超薄三维堆叠扇出型封装结构，包括：
[0008]承载片，其具有第一表面和与第一表面相对的第二表面，且该承载片中贯穿有第一导电柱；
[0009]第一芯片或包含有第一芯片的第一半封装单元，其设置于承载片的第一表面下方，并与所述第一导电柱电性连接；
[0010]第一塑封层，覆盖在承载片的第一表面上，并包裹所述第一芯片或第一半封装单元；第一塑封层的下表面与第一芯片的背面齐平；
[0011]保护膜层，覆盖在第一塑封层的下表面和第一芯片的背面上；
[0012]上金属布线层，设置于承载片的第二表面上，且与所述第一导电柱电连接；且该上金属布线层上还连接有第二导电柱；
[0013]第二芯片或包含有第二芯片的第二半封装单元，其设置于承载片的第二表面上
方，且与所述上金属布线层电连接；
[0014]第二塑封层，覆盖在承载片的第二表面上，并包裹所述第二导电柱以及第二芯片或包含有该第二芯片的第二半封装单元；
[0015]电性导出结构，与所述第二导电柱电连接。
[0016]进一步的，所述第二塑封层的上表面和第二芯片的背面齐平。
[0017]更进一步的，第二塑封层上设有导电布线层，且该导电布线层与所述第二导电柱电连接，所述导电布线层上覆盖有绝缘介质层，该绝缘介质层上设有对应于所述导电布线层的导通孔，所述电性导出结构设置于该导通孔上。
[0018]更进一步的，绝缘介质层的导通孔中设有与所述导电布线层连接的导电线路，所述电性导出结构与该导电线路连接。
[0019]进一步的，所述第一半封装单元还包括第一电性互联结构、至少一层第一绝缘材料层和至少一层形成于该第一绝缘材料层上的第一再布线层，该第一电性互联结构与第一再布线层连接，第一再布线层又与第一芯片电连接，该第一半封装单元通过所述第一电性互联结构与第一导电柱电连接；所述第二半封装单元还包括第二电性互联结构、至少一层第二绝缘材料层和至少一层形成于该第二绝缘材料层上的第二再布线层，该第二电性互联结构与第二再布线层连接，第二再布线层又与第二芯片电连接，该第二半封装单元通过该第二电性互联结构与上金属布线层电连接。
[0020]进一步的，所述承载片的第一表面上还形成有下金属布线层，该下金属布线层与所述第一芯片电连接。
[0021]本专利技术进一步提供了一种超薄三维堆叠扇出型封装结构的制造方法，包括如下步骤：
[0022]S1，提供一承载片，在该承载片中形成第一导电柱；
[0023]S2，将第一芯片或包含有第一芯片的第一半封装单元与承载片上的第一导电柱电连接；
[0024]S3，在承载片的第一表面上形成将所述第一芯片或第一半封装单元包埋的第一塑封层；
[0025]S4，对承载片的第二表面进行减薄，使第一导电柱的上端露出，然后在承载片的第二表面形成与第一导电柱连接的上金属布线层以及与上金属布线层连接的第二导电柱；
[0026]S5，将第二芯片或包含有第二芯片的第二半封装单元倒置，并使其与上金属布线层电连接；
[0027]S6，在承载片的第二表面上形成第二塑封层，第二塑封层将第二导电柱和第二芯片包埋；
[0028]或者，将步骤S4中的第二导电柱的形成设置在形成第二塑封层之后；
[0029]S7，对第一塑封层和第一芯片进行减薄，使第一塑封层的表面与第一芯片的背面齐平，并在第一塑封层和第一芯片上形成保护膜层；
[0030]或者，将步骤S7在步骤S4之前进行；
[0031]S8，在第二塑封层的上方形成与所述第二导电柱电连接的电性导出结构。
[0032]进一步的，在承载片的第一表面上还形成有下金属布线层，第一芯片或第一半封装单元通过该下金属布线层与第一导电柱电连接。
[0033]进一步的，还对所述第二塑封层、第二芯片和第二导电柱进行减薄，使第二塑封层的表面与第二芯片的背面齐平，并使第二导电柱的端面露出。
[0034]进一步的，在形成电性导出结构前，先在第二塑封层的表面上形成与第二导电柱连接的导电布线层，在该导电布线层上覆盖一层绝缘介质层，并在绝缘介质层上开设与导电布线层的位置对应的导通孔，在导通孔中形成导电线路，在导电线路上形成电性导出结构。
[0035]本专利技术的有益效果是：
[0036]本专利技术的封装结构通过导电柱和布线层的配合实现第一芯片和第二芯片的三维堆叠，并通过导电柱和电性导出结构将电信号导出，且形成一种超薄集成三维堆叠扇出结构，能够同时满足多芯片封装及超薄封装要求。
[0037]本专利技术的封装结构的制作方法通过对承载片的减薄、第一塑封层和第一芯片的减薄、第二塑封层和第二芯片的减薄获得了超薄集成结构，并通过扇出型封装工艺满足更高I/O数量芯片封装需求。
附图说明
[0038]图1为本专利技术实施例1的一种超薄三维堆叠扇出型封装结构的结构示意图。
[0039]图2至图9为本专利技术实施例1的超薄三维堆叠扇出型封装结构的制作过程的示意图。
[0040]图10为本专利技术实施例2的一种超薄三维堆叠扇出型封装结构的结构示意图。
[0041]图11至图16为本专利技术实施例2的超薄本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超薄三维堆叠扇出型封装结构，其特征在于，包括：承载片，其具有第一表面和与第一表面相对的第二表面，且该承载片中贯穿有第一导电柱；第一芯片或包含有第一芯片的第一半封装单元，其设置于承载片的第一表面下方，并与所述第一导电柱电性连接；第一塑封层，覆盖在承载片的第一表面上，并包裹所述第一芯片或第一半封装单元；第一塑封层的下表面与第一芯片的背面齐平；保护膜层，覆盖在第一塑封层的下表面和第一芯片的背面上；上金属布线层，设置于承载片的第二表面上，且与所述第一导电柱电连接；且该上金属布线层上还连接有第二导电柱；第二芯片或包含有该第二芯片的第二半封装单元，其设置于承载片的第二表面上方，且与所述上金属布线层电连接；第二塑封层，覆盖在承载片的第二表面上，并包裹所述第二导电柱以及第二芯片或包含有第二芯片的第二半封装单元；电性导出结构，与所述第二导电柱电连接。2.根据权利要求1所述的一种超薄三维堆叠扇出型封装结构，其特征在于，所述第二塑封层的上表面和第二芯片的背面齐平。3.根据权利要求2所述的一种超薄三维堆叠扇出型封装结构，其特征在于，第二塑封层上设有导电布线层，且该导电布线层与所述第二导电柱电连接，所述导电布线层上覆盖有绝缘介质层，该绝缘介质层上设有对应于所述导电布线层的导通孔，所述电性导出结构设置于该导通孔上。4.根据权利要求3所述的一种超薄三维堆叠扇出型封装结构，其特征在于，绝缘介质层的导通孔中设有与所述导电布线层连接的导电线路，所述电性导出结构与该导电线路连接。5.根据权利要求1所述的一种超薄三维堆叠扇出型封装结构，其特征在于，所述第一半封装单元还包括第一电性互联结构、至少一层第一绝缘材料层和至少一层形成于该第一绝缘材料层上的第一再布线层，该第一电性互联结构与第一再布线层连接，第一再布线层又与第一芯片电连接，该第一半封装单元通过所述第一电性互联结构与第一导电柱电连接；所述第二半封装单元还包括第二电性互联结构、至少一层第二绝缘材料层和至少一层形成于该第二绝缘材料层上的第二再布线层，该第二电性互联结构与第二再布线层连接，第二再布线层又与第二芯片电连接，该第二半封装...

【专利技术属性】
技术研发人员：马书英，刘吉康，付东之，
申请(专利权)人：华天科技昆山电子有限公司，
类型：发明
国别省市：