一种双层钝化耗尽型MIS-HEMT器件及其制备方法技术

本发明专利技术公开了一种双层钝化耗尽型MIS

【技术实现步骤摘要】
一种双层钝化耗尽型MIS
‑
HEMT器件及其制备方法


[0001]本专利技术属于半导体
，具体涉及一种双层钝化耗尽型MIS
‑
HEMT器件及其制备方法。

技术介绍

[0002]GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SiC、金刚石等半导体材料一起，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。相比于第一代、第二代半导体材料，GaN材料具有高禁带宽度、高击穿电压、高热导率、高电子饱和速度和高电子迁移率等优点，因此GaN器件可以承受更高电压以及更高的工作温度。在高压、高功率、无线通信等领域有广阔的应用前景。
[0003]作为GaN器件的代表之一，AlGaN/GaN MIS
‑
HEMT器件通过在传统HEMT器件栅极引入金属
‑
氧化物
‑
半导体结构，抑制了栅极漏电，提高了器件的栅压摆幅和微波功率性能。
[0004]然而，由于现有的GaNHEMT器件栅极和氧化层之间存在固定电荷，其中带正电的固定电荷会降低栅极势垒，导致器件阈值电压向负漂移，因而需要更高的反向电压才能关断器件，尤其对于耗尽型器件，其作为常开型器件，在栅极未加电压状态已经开启，器件转移特性曲线向负漂移，增加了器件的关断状态下的功耗。同时，由于栅极氧化物在生长过程中存在氧气和水汽的产生或者通入，导致势垒层表面被部分氧化，会加剧栅极氧化物和势垒层之间的界面态，器件加电应力过程中，界面态捕获或者释放电子也会导致HEMT器件阈值电压出现明显漂移现象，十分不利于器件的长期可靠性。
[0005]此外，由于GaN材料在外延生长的过程中在非热力学平衡态下进行，GaN材料表面会生成大量的缺陷和悬挂键，这些缺陷态和悬挂键可以捕获或者释放电子，在氮化镓器件高压、高功率的特殊工作条件下，易出现热载流子效应，加剧栅极缺陷态聚集，使其相对于普通栅压控制器件，更容易产生由栅极不稳定导致的器件失效。在氮化镓生长技术并未成熟的背景下，会使得氮化镓器件产生尤为严重的器件阈值电压漂移、输出电流减小等现象，导致器件工作状态不稳定，可靠性降低，限制了器件的应用。

技术实现思路

[0006]为了解决现有技术中存在的上述问题，本专利技术提供了一种双层钝化耗尽型MIS
‑
HEMT器件及其制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0007]一种双层钝化耗尽型MIS
‑
HEMT器件的制备方法，包括：
[0008]步骤1：在衬底上依次生长AlN成核层、AlGaN缓冲层、GaN沟道层以及AlGaN势垒层；
[0009]步骤2：在步骤1得到的样品两侧形成器件的隔离区；
[0010]步骤3：在所述AlGaN势垒层上表面生长Si钝化层，并通过热氧化工艺在所述Si钝化层表面形成一层SiO2氧化层，从而形成Si
‑
SiO2双层钝化结构；
[0011]步骤4：通过光刻定义栅极区域，并刻蚀掉所述栅极区域两侧的SiO2氧化层和Si钝
化层；
[0012]步骤5：在整个样品表面淀积SiO2钝化层；
[0013]步骤6：制作器件的源漏极和栅极，以形成双层钝化耗尽型MIS
‑
HEMT器件。
[0014]在本专利技术的一个实施例中，步骤1包括：
[0015]采用金属有机化合物化学气相沉淀工艺，在衬底上依次生长厚度为50～500nm的AlN成核层、200～8000nm的AlGaN缓冲层、50～500nm的GaN沟道层以及10～30nm的Al
x
Ga1‑
x
N势垒层，其中x＝0.1～0.5。
[0016]在本专利技术的一个实施例中，步骤3包括：
[0017]31)采用原子层沉积工艺在所述AlGaN势垒层上生长2～5个原子层的Si，以在AlGaN势垒层表面形成Si钝化层；其中，Si钝化层的厚度为2～5nm；
[0018]32)通过热氧化工艺在所述Si钝化层表面形成一层SiO2氧化层；其中，所述SiO2氧化层的厚度为1～2nm。
[0019]在本专利技术的一个实施例中，步骤5包括：
[0020]采用等离子体增强化学的气相沉积法在整个样品表面淀积SiO2材料，以形成厚度为5～100nm的SiO2钝化层。
[0021]在本专利技术的一个实施例中，所述步骤6包括：
[0022]61)通过光刻定义源漏区域，并刻蚀掉所述源漏区域下的SiO2钝化层和AlGaN势垒层；
[0023]62)在所述源漏区域淀积金属，以形成器件的源漏电极；
[0024]63)在所述SiO2钝化层上的栅极区域淀积栅极金属，形成MIS结构，从而完成器件制备。
[0025]在本专利技术的一个实施例中，所述步骤62)包括：
[0026]采用物理气相淀积法或电子束蒸发工艺在所述源漏区域淀积金属，并经过高温退火后，形成源极和漏极的欧姆接触。
[0027]本专利技术的另一个实施例提供了一种双层钝化耗尽型MIS
‑
HEMT器件，包括衬底、AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层、隔离区、Si钝化层、SiO2氧化层、SiO2钝化层、源极、漏极、栅极；
[0028]其中，所述衬底、AlN成核层、AlGaN缓冲层、GaN沟道层、AlGaN势垒层自下而上依次设置；
[0029]所述隔离区设置于器件两侧的AlGaN势垒层和GaN沟道层中；
[0030]所述源极和漏极分别设置于器件两侧的所述GaN沟道层上；
[0031]所述Si钝化层设置于所述源极和漏极之间的AlGaN势垒层上；
[0032]所述SiO2氧化层位于所述Si钝化层上表面；
[0033]所述SiO2钝化层设置于所述AlGaN势垒层上，并覆盖所述Si钝化层和所述SiO2氧化层；
[0034]所述栅极位于所述SiO2氧化层上方的所述SiO2钝化层上，以形MIS器件结构。
[0035]在本专利技术的一个实施例中，所述SiO2氧化层通过热氧化工艺形成于所述Si钝化层上表面。
[0036]在本专利技术的一个实施例中，所述Si钝化层的厚度为2～5nm；所述SiO2氧化层的厚
度为1～2nm；所述SiO2钝化层的厚度为5～100nm。
[0037]本专利技术的有益效果：
[0038]1、本专利技术通过在MIS结构的栅极氧化物和半导体之间生长一层致密Si钝化层，并通过热氧化工艺形成Si
‑
SiO2双层钝化结构，其可以同时作为栅极绝缘层和表面钝化层，避免了原有栅极介质和AlGaN势垒层直接接触，有效减少了栅极氧化物和势垒层之间的界面态，减小了器件阈值电压负漂，稳定了耗尽型MIS器件特有的关态漏电流，提高了器件可靠性，同时减小了器件在关断状态下的功耗；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双层钝化耗尽型MIS
‑
HEMT器件的制备方法，其特征在于，包括：步骤1：在衬底上依次生长AlN成核层、AlGaN缓冲层、GaN沟道层以及AlGaN势垒层；步骤2：在步骤1得到的样品两侧形成器件的隔离区；步骤3：在所述AlGaN势垒层上表面生长Si钝化层，并通过热氧化工艺在所述Si钝化层表面形成一层SiO2氧化层，从而形成Si
‑
SiO2双层钝化结构；步骤4：通过光刻定义栅极区域，并刻蚀掉所述栅极区域两侧的SiO2氧化层和Si钝化层；步骤5：在整个样品表面淀积SiO2钝化层；步骤6：制作器件的源漏极和栅极，以形成双层钝化耗尽型MIS
‑
HEMT器件。2.根据权利要求1所述的双层钝化耗尽型MIS
‑
HEMT器件的制备方法，其特征在于，步骤1包括：采用金属有机化合物化学气相沉淀工艺，在衬底上依次生长厚度为50～500nm的AlN成核层、200～8000nm的AlGaN缓冲层、50～500nm的GaN沟道层以及10～30nm的Al
x
Ga1‑
x
N势垒层，其中x＝0.1～0.5。3.根据权利要求1所述的双层钝化耗尽型MIS
‑
HEMT器件的制备方法，其特征在于，步骤3包括：31)采用原子层沉积工艺在所述AlGaN势垒层上生长2～5个原子层的Si，以在AlGaN势垒层表面形成Si钝化层；其中，Si钝化层的厚度为2～5nm；32)通过热氧化工艺在所述Si钝化层表面形成一层SiO2氧化层；其中，所述SiO2氧化层的厚度为1～2nm。4.根据权利要求1所述的双层钝化耗尽型MIS
‑
HEMT器件的制备方法，其特征在于，步骤5包括：采用等离子体增强化学的气相沉积法在整个样品表面淀积SiO2材料，以形成厚度为5～100nm的SiO2钝化层。5.根据权利要求1所述的双层钝化耗尽型MIS
‑
HEMT器件的制备方法，其特征在于，所述步骤6包括：61)通过光刻定义...

【专利技术属性】
技术研发人员：李祥东，袁嘉惠，王峻博，王萌，张进成，郝跃，
申请(专利权)人：西安电子科技大学广州研究院，
类型：发明
国别省市：