发光二极管芯片制造技术

本申请涉及一种发光二极管芯片，该发光二极管芯片包括衬底；外延结构，位于衬底的表面；外延结构包括发光层、电流扩展层、势垒层及顶层半导体层；顶层半导体层与势垒层内均形成有二维载流子气层；透明导电层，位于顶层半导体层背离势垒层的表面，并贯穿顶层半导体层延伸至势垒层内。上述实施例提供的发光二极管芯片，在势垒层及顶层半导体层之间形成有二维载流子气层，二维载流子气层处具有高密度载流子分布，能够通过透明导电层和电流扩展层形成较佳的载流子扩展，极大提高载流子注入密度和均匀性，改善电流拥挤效应，形成具有高横向电流扩展以及低工作电压的发光二极管，从而提升发光二极管的发光效率以及大电流下工作的可靠性。性。性。

【技术实现步骤摘要】
发光二极管芯片


[0001]本申请涉及半导体
，特别是涉及一种发光二极管芯片。

技术介绍

[0002]发光二极管(light
‑
emitting diode，LED)是一种半导体发光器件，具有寿命长、能耗低、体积小、可靠性高等优点，在大屏幕彩色显示、交通信号灯和照明领域发挥了越来越重要的作用。
[0003]常规发光二极管包含一个P区(其中含有一层或多层P型半导体材料)和一个N区(其中含有一层或多层N型半导体材料)，发光二极管管芯横向尺寸为几百微米乘几百微米量级，而其中的P区和/或N区的厚度相对小很多，使得其中横向电阻远大于纵向电阻，电流只能纵向流动而几乎不能横向流动，不可避免地存在电流横向扩展问题，进而导致电流拥挤效应的产生，导致发光二极管发光不均匀、发热不均匀和使用寿命下降等问题，尤其是对于大尺寸的大功发光二极管电流拥挤效应更加明显。
[0004]因此，如何减少电流拥挤效应产生的影响，提升发光二极管的发光效率，是亟需解决的问题。

技术实现思路

[0005]基于此，有必要针对现有技术中的上述不足之处，提供一种发光二极管芯片。
[0006]为了实现上述目的或其他目的，本申请根据一些实施例，提供一种发光二极管芯片，包括：
[0007]衬底；
[0008]外延结构，位于所述衬底的表面；所述外延结构包括发光层、电流扩展层、势垒层及顶层半导体层；其中，所述电流扩展层位于所述发光层背离所述衬底的一侧；所述势垒层位于所述电流扩展层背离所述发光层的表面，所述顶层半导体层位于所述势垒层背离所述电流扩展层的表面；所述顶层半导体层与所述势垒层之间形成有二维载流子气层；
[0009]透明导电层，所述透明导电层位于所述顶层半导体层背离所述势垒层的表面，并贯穿所述顶层半导体层延伸至所述势垒层内。
[0010]上述实施例提供的发光二极管芯片，通过在势垒层与顶层半导体层之间形成二维载流子气层，二维载流子气层处具有高密度载流子分布，该高密度载流子能够通过透明导电层和电流扩展层形成较佳的载流子扩展，极大提高载流子注入密度和均匀性，改善电流拥挤效应，形成具有高横向电流扩展以及低工作电压的发光二极管，从而提升发光二极管的发光效率以及大电流下工作的可靠性。
[0011]在其中一个实施例中，所述衬底包括蓝宝石衬底、碳化硅衬底、氧化锌衬底、氧化镓衬底或氮化镓衬底。
[0012]在其中一个实施例中，所述透明导电层包括氧化铟锡薄膜层。
[0013]在其中一个实施例中，所述透明导电层的厚度为50nm～300nm。
[0014]在其中一个实施例中，所述外延结构还包括：
[0015]缓冲层，位于所述衬底的表面；
[0016]非掺杂半导体层，位于所述缓冲层背离所述衬底的表面；
[0017]N型半导体层，位于所述非掺杂半导体层背离所述缓冲层的表面；所述发光层位于所述N型半导体层背离所述非掺杂半导体层的表面；
[0018]第一P型半导体层，所述第一P型半导体层位于所述发光层背离所述N型半导体层的表面；
[0019]电子阻挡层，所述电子阻挡层位于所述第一P型半导体层背离所述发光层的表面；
[0020]第二P型半导体层，所述第二P型半导体层位于所述电子阻挡层背离所述第一P型半导体层的表面，
[0021]电流扩展层，位于所述第二P型半导体层背离所述电子阻挡层的表面。
[0022]在其中一个实施例中，所述缓冲层包括氮化物缓冲层；所述非掺杂半导体层包括非掺杂氮化物层；所述N型半导体层包括N型氮化物层；所述发光层包括多对氮化物量子阱；所述第一P型半导体层包括P型氮化物层；所述电子阻挡层包括P型氮化铝镓层；所述第二P型半导体层包括P型氮化物层，且所述第二P型半导体层的生长温度高于所述第一P型半导体层的生长温度；所述电流扩展层包括P型氮化物电流扩展层；所述势垒层包括P型氮化物势垒层；所述顶层半导体层包括P型氮化物层。
[0023]在其中一个实施例中，所述缓冲层的厚度为15nm～35nm；所述非掺杂半导体层的厚度为1.5μm～3.5μm；所述N型半导体层的厚度为1.5μm～3.5μm；所述第一P型半导体层的厚度为40nm～60nm；所述电子阻挡层的厚度为15nm～100nm；所述第二P型半导体层的厚度为70nm～90nm，所述电流扩展层的厚度为30nm～50nm；所述势垒层的厚度为11nm～19nm；所述顶层半导体层的厚度为5nm～40nm。
[0024]在其中一个实施例中，所述缓冲层包括非掺杂氮化镓层；所述非掺杂半导体层包括非掺杂氮化镓层；所述N型半导体层包括N型氮化镓层；所述发光层包括多对氮化镓铟/氮化镓量子阱；所述第一P型半导体层及所述第二P型半导体层均包括P型氮化物层；所述电流扩展层包括P型氮化镓铟层。
[0025]在其中一个实施例中，所述外延结构内还具有凹槽，所述凹槽贯穿所述顶层半导体层、所述势垒层、所述电流扩展层、所述第二P型半导体层、所述电子阻挡层、所述第一P型半导体层及所述发光层，并延伸至所述N型半导体层内，以暴露出部分所述N型半导体层；所述发光二极管芯片还包括：
[0026]P电极，位于所述透明导电层背离所述顶层半导体层的表面；
[0027]N电极，位于所述凹槽暴露出的所述N型半导体层的表面。
[0028]在其中一个实施例中，所述P电极包括镍/金P型电极；所述N电极包括钛/铝/钛/金N型电极。
附图说明
[0029]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以
根据这些附图获得其他的附图。
[0030]图1及图2为本申请不同实施例提供的发光二极管芯片的制备方法的流程图；
[0031]图3为本申请其中一个实施例提供的发光二极管芯片的制备方法中，步骤S20的流程图；
[0032]图4为本申请其中一个实施例提供的发光二极管芯片的制备方法中，步骤S20所得结构的截面结构示意图；
[0033]图5为本申请其中一个实施例提供的发光二极管芯片的制备方法中，步骤S30所得结构的截面结构示意图；
[0034]图6为本申请其中一个实施例提供的发光二极管芯片的制备方法中，步骤S40所得结构的截面结构示意图；
[0035]图7为本申请其中一个实施例提供的发光二极管芯片的制备方法中，步骤S50所得结构的截面结构示意图；
[0036]图8为本申请其中一个实施例提供的发光二极管芯片的制备方法中，于透明导电层背离顶层半导体层的表面形成P电极，于凹槽暴露出的N型半导体层的表面形成N电极所得结构的截面结构示意图；图8亦为本申请其中一个实施例提供的发光二极管芯片的截面结构示意图。
[0037]附图标记说明：
[0038]10、衬底；本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种发光二极管芯片，其特征在于，包括：衬底；外延结构，位于所述衬底的表面；所述外延结构包括发光层、电流扩展层、势垒层及顶层半导体层；其中，所述电流扩展层位于所述发光层背离所述衬底的一侧；所述势垒层位于所述电流扩展层背离所述发光层的表面，所述顶层半导体层位于所述势垒层背离所述电流扩展层的表面；所述顶层半导体层与所述势垒层之间形成有二维载流子气层；透明导电层，所述透明导电层位于所述顶层半导体层背离所述势垒层的表面，并贯穿所述顶层半导体层延伸至所述势垒层内。2.根据权利要求1所述的发光二极管芯片，其特征在于，所述衬底包括蓝宝石衬底、碳化硅衬底、氧化锌衬底、氧化镓衬底或氮化镓衬底。3.根据权利要求1所述的发光二极管芯片，其特征在于，所述透明导电层包括氧化铟锡薄膜层。4.根据权利要求3所述的发光二极管芯片，其特征在于，所述透明导电层的厚度为50nm～300nm。5.根据权利要求1所述的发光二极管芯片，其特征在于，所述外延结构还包括：缓冲层，位于所述衬底的表面；非掺杂半导体层，位于所述缓冲层背离所述衬底的表面；N型半导体层，位于所述非掺杂半导体层背离所述缓冲层的表面；所述发光层位于所述N型半导体层背离所述非掺杂半导体层的表面；第一P型半导体层，所述第一P型半导体层位于所述发光层背离所述N型半导体层的表面；电子阻挡层，所述电子阻挡层位于所述第一P型半导体层背离所述发光层的表面；第二P型半导体层，所述第二P型半导体层位于所述电子阻挡层背离所述第一P型半导体层的表面；电流扩展层，位于所述第二P型半导体层背离所述电子阻挡层的表面。6.根据权利要求5所述的发光二极管芯片，其特征在于，所述缓冲层包括氮化物缓冲层；所述非掺杂半导体层包括非掺杂氮化物层；所述N型半导体层包括N型氮化物层；所述发光层包括多对氮化物量子阱；所述第一P型半导体层包括P...

【专利技术属性】
技术研发人员：闫其昂，王国斌，
申请(专利权)人：江苏第三代半导体研究院有限公司，
类型：新型
国别省市：