神经元网络构建方法及装置制造方法及图纸

本发明专利技术提供了一种基于FPGA平台的神经元网络构建方法及装置，通过构建基于FPGA平台的胞体间室hGLM，将尖峰序列信号输入至胞体间室hGLM并输出神经元的尖峰放电序列信号；将多个树突间室与胞体间室层级连接并构建基于FPGA平台的多树突间室hGLM，将神经元的尖峰放电序列信号输入至多树突间室hGLM并输出放电尖峰序列信号；将向前hGLM产生的脉冲序列信号传递给向后hGLM的不同输入接口，实现神经元模块之间的单路及多路通信；将神经元模块使用单路或多路通信方式实现级联，在FPGA平台上获取具有树突形态学的神经元网络。本发明专利技术有益效果：通过神经元的简易的计算公式及神经元之间通过尖峰序列完成通信实现高效计算的具有树突几何形态的类脑计算平台。何形态的类脑计算平台。何形态的类脑计算平台。

【技术实现步骤摘要】
神经元网络构建方法及装置


[0001]本专利技术涉及类脑计算领域，特别涉及一种神经网络技术平台的搭建方法，尤其是涉及一种基于FPGA平台的神经元网络构建方法及装置。

技术介绍

[0002]类脑计算是一种依据人脑生理结构与信息处理机制构建的，能够实现时间、空间、频率、相位等多尺度信息整合的新型计算范式，兼具了高效实时、自适应调节、低能耗等特性，为科学与工程应用问题提供通用解决方案。
[0003]FPGA(Field Programmable Gate Array)，现场可编程门阵列。hGLM(hierarchical Generalized Linear Model)，递阶广义线性模型。
[0004]现有的具有神经动力学的神经网络计算效率较低，消耗计算资源较大，计算时间较长；目前使用微分方程描述时空动力学的神经网络在数字集成电路的存在精度较低的问题；目前尚无基于FPGA的具有复杂神经动力学的神经元网络。

技术实现思路

[0005]本专利技术旨在提出一种神经元网络构建方法，以缓解现有神经动力学神经网络计算效率较低的技术问题。
[0006]为达到上述目的，本专利技术的技术方案是这样实现的：
[0007]一种神经元网络构建方法，包括如下步骤：
[0008]构建基于FPGA平台的胞体间室hGLM，获取尖峰序列信号，将尖峰序列信号输入至胞体间室hGLM并输出神经元的尖峰放电序列信号。
[0009]将多个树突间室与胞体间室层级连接并构建基于FPGA平台的多树突间室hGLM，将神经元的尖峰放电序列信号输入至多树突间室hGLM并输出胞体的放电尖峰信号。
[0010]将多树突间室hGLM封装为神经元模块，将向前hGLM产生的脉冲序列信号传递给向后hGLM的不同输入接口，实现神经元模块之间的单路及多路通信。
[0011]将神经元模块使用单路或多路通信方式实现级联，在FPGA平台上获取具有树突形态学的神经元网络。
[0012]进一步的，所述胞体间室hGLM包括兴奋性卷积模块、抑制性卷积模块、权重乘积模块、非线性计算模块、最终电压计算模块及脉冲产生模块。
[0013]获取输两路尖峰序列信号，一路尖峰序列信号输入至兴奋性卷积模块，完成兴奋性突触核对尖峰序列信号的处理，一路尖峰序列信号输入至抑制性卷积模块，完成抑制性突触核对尖峰序列信号的处理，尖峰序列信号通过兴奋性卷积模块及抑制性卷积模块后处理为连续信号。
[0014]将连续信号输入至权重乘积模块、非线性计算模块完成间室内的非线性计算，并继续输入至最终电压计算模块获取胞体电压信号，将胞体电压信号输入至脉冲产生模块获取尖峰放电序列信号。
[0015]进一步的，所述多树突间室hGLM包括胞体计算模块，所述胞体计算模块计算胞体外界刺激及神经元的尖峰放电序列信号并获取胞体的膜电位信号，根据膜电位信号获取胞体的放电尖峰信号。
[0016]进一步的，所述胞体外界刺激包括树突间室的数目、树突间室的突触数目、树突计算权重，所述树突间室的数目、树突间室的突触数目、树突计算权重对模型进行调节并通过训练改变权重。
[0017]一种神经元网络构建装置，包括：
[0018]单层构建模块，用于构建基于FPGA平台的胞体间室hGLM，获取尖峰序列信号，将尖峰序列信号输入至胞体间室hGLM并输出神经元的尖峰放电序列信号。
[0019]多树突构建模块，用于将多个树突间室与胞体间室层级连接并构建基于FPGA平台的多树突间室hGLM，将神经元的尖峰放电序列信号输入至多树突间室hGLM并输出胞体的放电尖峰信号。
[0020]级联构建模块，用于将多树突间室hGLM封装为神经元模块，将向前hGLM产生的脉冲序列信号传递给向后hGLM的不同输入接口，实现神经元模块之间的单路及多路通信。
[0021]神经元构建模块，用于将神经元模块使用单路或多路通信方式实现级联，在FPGA平台上获取具有树突形态学的神经元网络。
[0022]相对于现有技术，本专利技术所述的神经元网络构建方法及装置具有以下优势：
[0023](1)本专利技术所述的使用FPGA平台构建了具有高计算效率与低资源消耗的神经元网络。FPGA平台具备的全并行计算特点为网络中神经计算的高效性提供了硬件基础。本专利技术设计的神经元网络中，神经元之间通过尖峰信号实现信息交换，极大地提高了神经元之间信息交互的效率。本专利技术提供的神经元网络为高效实时的类脑计算平台的开发提供了解决方案。
[0024](2)本专利技术使用的hGLM使用统计学方程描述神经元的动力学。统计学方程极大地规避了微分方程中的除法计算，可以很好地解决数字电路计算微分方程时可能出现的精度较低的问题。
[0025](3)本专利技术使用FPGA平台实现了具有树突形态与复杂神经动力学的神经元网络。网络中的每一个神经元都会产生可以观测到的放电，因此本专利技术提供的神经元网络可以有效地帮助理解脑机制产生的原因。
附图说明
[0026]构成本专利技术创造的一部分的附图用来提供对本专利技术创造的进一步理解，本专利技术创造的示意性实施例及其说明用于解释本专利技术创造，并不构成对本专利技术创造的不当限定。在附图中：
[0027]图1为本专利技术实施例所述的神经元网络构建方法的流程示意图；
[0028]图2为本专利技术实施例所述的神经元网络构建装置的结构框图。
[0029]附图标记说明：
[0030]100
‑
单层构建模块；200
‑
多树突构建模块；300
‑
级联构建模块；400
‑
神经元构建模块。
具体实施方式
[0031]下面将结合实施例对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0032]实施例一
[0033]本实施例所要解决的技术问题是，现有的神经动力学神经网络计算效率较低，消耗计算资源较大，计算时间较长；目前使用微分方程描述时空动力学的神经网络在数字集成电路的存在精度较低的问题；目前尚无基于FPGA的具有复杂神经动力学的神经元网络。
[0034]为了解决上述技术问题，本实施例提供一种神经元网络构建方法，如图1所示，包括如下步骤：
[0035]S110：构建基于FPGA平台的胞体间室hGLM，获取尖峰序列信号，将尖峰序列信号输入至胞体间室hGLM并输出神经元的尖峰放电序列信号。
[0036]S120：将多个树突间室与胞体间室层级连接并构建基于FPGA平台的多树突间室hGLM，将神经元的尖峰放电序列信号输入至多树突间室hGLM并输出胞体的放电尖峰信号。
[0037]S130：将多树突间室hGLM封装为神经元模块，将向前hGLM产生的脉冲序列信号传递给向后hGLM的不同输入接口，实现神经元模块之间的单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种神经元网络构建方法，其特征在于，包括如下步骤：构建基于FPGA平台的胞体间室hGLM，获取尖峰序列信号，将尖峰序列信号输入至胞体间室hGLM并输出神经元的尖峰放电序列信号；将多个树突间室与胞体间室层级连接并构建基于FPGA平台的多树突间室hGLM，将神经元的尖峰放电序列信号输入至多树突间室hGLM并输出胞体的放电尖峰信号；将多树突间室hGLM封装为神经元模块，将向前hGLM产生的脉冲序列信号传递给向后hGLM的不同输入接口，实现神经元模块之间的单路及多路通信；将神经元模块使用单路或多路通信方式实现级联，在FPGA平台上获取具有树突形态学的神经元网络。2.根据权利要求1所述的神经元网络构建方法，其特征在于：所述胞体间室hGLM包括兴奋性卷积模块、抑制性卷积模块、权重乘积模块、非线性计算模块、最终电压计算模块及脉冲产生模块；获取输两路尖峰序列信号，一路尖峰序列信号输入至兴奋性卷积模块，完成兴奋性突触核对尖峰序列信号的处理，一路尖峰序列信号输入至抑制性卷积模块，完成抑制性突触核对尖峰序列信号的处理，尖峰序列信号通过兴奋性卷积模块及抑制性卷积模块后处理为连续信号；将连续信号输入至权重乘积模块、非线性计算模块完成间室内的非线性计算，并继续输入至最终电压...

【专利技术属性】
技术研发人员：邓斌，张楠，王江，
申请(专利权)人：天津大学，
类型：发明
国别省市：